半導體器件制造技術

本實用新型專利技術涉及半導體器件。在一個實施例中，一種半導體器件包括：第一布線，其沿著第一方向而被設置在第一布線層中；第二布線，其沿著與所述第一方向正交的第二方向而被設置在第二布線層中，所述第二布線在第一交叉部分處與所述第一布線交叉；以及第三布線，其靠近并沿著所述第二布線而被設置在所述第二布線層中，所述第三布線在第二交叉部分處與所述第一布線交叉，其中所述第一交叉部分中的所述第二布線與所述第二交叉部分中的所述第三布線之間的距離小于除了所述第一交叉部分之外的所述第二布線與除了所述第二交叉部分之外的所述第三布線之間的距離。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

半導體器件相關申請的交叉引用本申請基于并要求2011年9月27日提交的在先的日本專利申請2011-211666的優先權,通過引用將其全部內容并入到本文中。
本文中描述的示例性實施例一般涉及半導體器件，更具體地，涉及包括多層布線的半導體器件。
技術介紹
隨著制造流程中微制造的發展，近年的半導體器件由于布線之間的距離變窄以及布線層之間的膜變薄而經歷了寄生電容的不可忽視的增加。因此，基準電位布線等設置有屏蔽布線，以降低來自鄰近的布線的耦合噪聲，由此減輕噪聲的負面影響。然而，在半導體器件中，當屏蔽布線過度靠近基準布線時，基準布線具有來自在固定電位處設置的屏蔽布線的噪聲的不可忽視的負面影響。當屏蔽布線過度靠近信號布線或傳送高壓電的高電壓線時，寄生負載會增加，導致功率消耗增加。因此，對于某些常規半導體器件，使屏蔽布線與基準布線等之間的距離固定。關于這一點，在具有多層布線的常規半導體器件中，由于在例如上層的基準布線與例如下層的噪聲源布線交叉的部分中的“潛通路(sneak path) ”效應，增加了耦合電容。因此，基準電位更多地受到噪聲源布線的影響，并導致在某個時刻半導體器件的故障。
技術實現思路
在一個實施例中，一種半導體器件包括第一布線，其沿著第一方向而被設置在第一布線層中；第二布線，其沿著與所述第一方向正交的第二方向而被設置在第二布線層中， 所述第二布線在第一交叉部分處與所述第一布線交叉；以及第三布線，其靠近并沿著所述第二布線而被設置在所述第二布線層中，所述第三布線在第二交叉部分處與所述第一布線交叉；其中所述第一交叉部分中的所述第二布線與所述第二交叉部分中的所述第三布線之間的距離小于除了所述第一交叉部分之外的所述第二布線與除了所述第二交叉部分之外的所述第三布線之間的距離。在具有多層布線的半導體器件中，基準電位布線例如會通過在交叉部分處的耦合電容而受到信號布線的電氣影響。因此，本技術示范了這樣的半導體器件其中，在交叉部分中減小耦合電容，由此降低在多層布線的布線之間的耦合噪聲的影響。附圖說明圖I是示例了根據第一實施例的半導體器件的布局圖；圖2是示例了根據第二實施例的半導體器件的布局圖；圖3是示例了根據第三實施例的半導體器件的布局圖；圖4是示例了根據第四實施例的半導體器件的布局圖；圖5是示例了根據第五實施例的半導體器件的布局圖；圖6是示例了根據第五實施例的半導體器件的另一布局圖；圖7是示例了將第一實施例和第二實施例組合的半導體器件的布局圖；圖8是示例了將第三實施例和第四實施例組合的半導體器件的布局圖；圖9是示例了根據第五實施例的修改例的半導體器件的布局圖；圖10是示例了根據第三實施例和第五實施例的半導體器件的布局圖；以及圖11是示例了將第四實施例和第五實施例組合的半導體器件的布局圖。具體實施方式將參照附圖描述本專利技術的實施例。(第一實施例)圖I是示出根據第一實施例的半導體器件的布局圖。圖I主要示出了基準電位布線13(基準布線)和與耦合噪聲有關的部分的實例。此外，為了簡化，圖I僅示出了多個布線層當中的層疊的兩個布線層，在這兩個布線層之間插入有絕緣層。圖I中的陰影部分代表在下布線層(underlying wiring layer)中設置的布線布局。下布線層和上布線層 (upper wiring layer)被絕緣膜覆蓋,并在其間插入有絕緣膜。根據第一實施例的半導體器件包括屏蔽線(shield line)12a、12b和信號布線 11，屏蔽線12a、12b和信號布線11全都被設置在下布線層中。該半導體器件還包括基準電位布線13和屏蔽線14a、14b，基準電位布線13和屏蔽線14a、14b全都被設置在上布線層中。信號布線11被設置在下布線層中，并沿第一方向延伸。屏蔽線12a、12b被設置在下布線層中，并靠近和沿著信號布線11延伸。兩個屏蔽線12a、12b以夾著信號布線11而彼此相對的方式分別設置在信號布線11的兩側?；鶞孰娢徊季€13被設置在上布線層中，并沿與第一方向基本上正交的第二方向延伸。上布線層位于下布線層上方，在上布線層與下布線層之間設置有絕緣膜。換言之，基準電位布線13在交叉部分15c處與下層中的信號布線11三維地交叉，絕緣膜位于基準電位布線13與信號布線11之間。屏蔽線14a、14b被設置在上布線層中，并靠近和沿著基準電位布線13延伸。兩個屏蔽線14a、14b以夾著基準電位布線13而彼此相對的方式分別設置在基準電位布線13的兩側。如圖I所示，屏蔽線14a、14b分別交叉部分15a、15b處與下層中的信號布線11交叉， 絕緣膜位于屏蔽線14a、14b與信號布線11之間。此外，在平面視圖中，相比于與信號布線 11的重疊部分，交叉部分15a、15b可被設置為更寬或更窄。信號布線11是可以為噪聲源的布線，以通過在交叉部分15c處的耦合電容而向基準電位布線13提供作為耦合噪聲的電氣影響。信號布線11可影響在相同下布線層中設置的其他鄰近的布線NW或可受到所述其他鄰近的布線NW影響。屏蔽線12a、12b分別設置在信號布線11的兩側，使得信號布線11 與這樣的其他鄰近的布線NW電氣屏蔽。屏蔽線12a、12b被電連接至諸如接地電位Vss的固定電位?；鶞孰娢徊季€13是用于傳送被半導體器件中的各部分參考的基準電位的布線。 基準電位布線13可通過在交叉部分15c處的耦合電容而受到信號布線11的電氣影響。基準電位布線13可受到在相同上布線層中設置的其他鄰近的布線NW影響。屏蔽線14a、14b分別設置在基準電位布線13的兩側，以使基準電位布線13與這樣的其他鄰近的布線電氣屏蔽。屏蔽線14a、14b被電連接至諸如接地電位Vss的固定電位。屏蔽線14a、 14b中的每一個與基準電位布線13以距離D分隔開。即使當屏蔽線14a或14b的電位受到耦合噪聲的影響而波動，但固定上述距離D可防止屏蔽線14a或14b的電位的波動容易地影響基準電位布線13的電位。這樣的距離D在交叉部分15a、15b近旁的區域中不固定。屏蔽線14a在屏蔽線14a和信號布線11 二者的交叉部分15a近旁具有的布線寬度W大于在其他部分中的布線寬度W( S卩，W > W)。因此，屏蔽線14a在交叉部分15c近旁以距離d與基準電位布線13分隔開，該距離d小于在其他部分中的距離D (即，d < D)。在該情況下，屏蔽線14a的具有寬的寬度w的所有部分可被包括在交叉部分15a中。屏蔽線14b在屏蔽線14b和信號布線11 二者的交叉部分15b近旁具有的布線寬度W大于在其他部分中的布線寬度 W( S卩，W > W)。因此，屏蔽線14b在交叉部分15c近旁以距離d與基準電位布線13分隔開，該距離d小于在其他部分中的距離D (即，d < D)。在該情況下，屏蔽線14b的具有寬的寬度w的所有部分可被包括在交叉部分15b中。如上所述，基準電位布線13在信號布線11和基準電位布線13 二者的交叉部分 15c中以較窄的距離與屏蔽線14a、14b中的每一個分隔開。因此，否則會從信號布線11指向基準電位布線13的電力線可指向屏蔽線14a、14b，由此可減小由潛通路效應引起的信號布線11和基準電位布線13 二者的耦合電容。根據第一實施例，在交叉部分15c中減小耦合電容，本文檔來自技高網...

【技術保護點】
一種半導體器件，包括：第一布線，其沿著第一方向而被設置在第一布線層中；第二布線，其沿著與所述第一方向正交的第二方向而被設置在第二布線層中，所述第二布線在第一交叉部分處與所述第一布線交叉；以及第三布線，其靠近并沿著所述第二布線而被設置在所述第二布線層中，所述第三布線在第二交叉部分處與所述第一布線交叉；其中所述第一交叉部分中的所述第二布線與所述第二交叉部分中的所述第三布線之間的距離小于除了所述第一交叉部分之外的所述第二布線與除了所述第二交叉部分之外的所述第三布線之間的距離。

【技術特征摘要】
2011.09.27 JP 211666/20111.一種半導體器件，包括第一布線，其沿著第一方向而被設置在第一布線層中；第二布線，其沿著與所述第一方向正交的第二方向而被設置在第二布線層中，所述第二布線在第一交叉部分處與所述第一布線交叉；以及第三布線，其靠近并沿著所述第二布線而被設置在所述第二布線層中，所述第三布線在第二交叉部分處與所述第一布線交叉；其中所述第一交叉部分中的所述第二布線與所述第二交叉部分中的所述第三布線之間的距離小于除了所述第一交叉部分之外的所述第二布線與除了所述第二交叉部分之外的所述第三布線之間的距離。2.根據權利要求I所述的半導體器件，其中所述第三布線的所述第一交叉部分的寬度大于所述第三布線的所述第二交叉部分的覽度。3.根據權利要求2所述的半導體器件，其中所述第二布線的所述第一交叉部分的寬度小于所述第二布線的所述第二交叉部分的覽度。4.根據權利要求I所述的半導體器件，其中所述第三布線的所述第二交叉部分的寬度與所述第三布線的另一部分的寬度相同。5.根據權利要求4所述的半導體器件，其中所述第三布線具有U形。6.根據權利要求5所述的半導體器件，其中電連接至所述第一布線的接觸布線被設置在所述第三布線的所述U形內的空間中。7.根據權利要求5所述的半導體器件，其中所述第二布線的所述第一交叉部分的寬度小于所述第二布線的所述第二交叉部分的覽度。8.根據權利要求I所述的半導體器件，還包括第四布線，其靠近并沿著所述第一布線而...

【專利技術屬性】
技術研發人員：大戶修，鶴戶孝博，的場賢一，佐藤順平，
申請(專利權)人：株式會社東芝，
類型：實用新型
國別省市：