半導體器件制造技術

本發明專利技術提供一種能夠防止引線接合時的透明膜的耐濕性降低的半導體芯片。該半導體器件(100、200、300)包括：半導體部(10)；設置在半導體部(10)上的電極部(30)；設置在半導體部(10)上，具有第一貫通孔(41)的透明保護膜(40)；和設置在透明保護膜(40)上，具有第二貫通孔(51)的不透明保護膜(50)，第一貫通孔(41)設置成貫通透明保護膜(40)的上表面和下表面，第二貫通孔(51)設置成貫通不透明保護膜(50)的上表面和下表面，且第二貫通孔(51)開口邊緣在俯視時位于第一貫通孔(41)開口邊緣的內側，電極部(30)設置成其至少一部分從第二貫通孔(51)露出。

semiconductor device

The present invention provides a semiconductor chip capable of preventing a wettability reduction of a transparent film when bonding a lead wire. The semiconductor device (100, 200, 300) includes: a semiconductor part (10); part (10) disposed on the semiconductor electrode on the (30); (10) is arranged in the semiconductor part, with the first through hole (41) of the transparent protective film (40) is arranged in the transparent protective film; and (40), with second through holes (51) opaque protective film (50), the first through hole (41) arranged through a transparent protective film (40) of the upper and lower surfaces, second through holes (51) arranged through the opaque protective film (50) of the upper and lower surfaces second, and a through hole (51) is located on the edge of the opening in the top first through hole (41) inside the opening edge of the electrode portion (30) arranged at least a part of it from the second through hole (51) exposed.

【技術實現步驟摘要】
半導體器件
本專利技術涉及半導體器件。
技術介紹
現有技術中，作為半導體器件，有專利文獻1中記載的半導體器件。該半導體器件包括：在上表面具有雜質擴散層的半導體部；以與雜質擴散層接觸的方式設置在半導體部上的電極部；覆蓋電極部的SiN膜；和設置在SiN膜上的聚酰亞胺樹脂膜。SiN膜具有高耐濕性，發揮防止來自封裝的浸水和雜質污染等的功能。上述半導體芯片中，設置有接觸孔，該接觸孔包括：從SiN膜的上表面延伸至電極部的上表面的第一貫通孔；和與該第一貫通孔連接，從聚酰亞胺樹脂膜的上表面延伸至SiN膜的上表面的第二貫通孔，在該接觸孔形成有配線層。另外，接觸孔形成為第一貫通孔的相對的側面間的距離比第二貫通孔的相對的側面間的距離小。現有技術文獻專利文獻專利文獻1：日本特開平9-252050號公報專利技術要解決的問題在通過引線接合來安裝上述半導體芯片的情況下，金屬珠經由第一貫通孔與電極部連接。但是，由于SiN膜是透明的，所以第一貫通孔的開口圖案的識別性差，連接金屬珠的位置容易偏離。其結果是，SiN膜因金屬珠碰撞產生的凹痕而損傷，SiN膜的耐濕性有可能降低。
技術實現思路
于是，本專利技術的目的在于提供一種能夠防止引線接合時的透明膜的耐濕性降低的半導體芯片。用于解決問題的技術手段為了解決上述問題，本專利技術的半導體芯片的特征在于，包括：半導體部；設置在上述半導體部上的電極部；設置在上述半導體部上，具有第一貫通孔的透明保護膜；和設置在上述透明保護膜上，具有第二貫通孔的不透明保護膜，上述第一貫通孔以貫通上述透明保護膜的上表面和下表面的方式設置，上述第二貫通孔以貫通上述不透明保護膜的上表面和下表面，且上述第二貫通孔的開口邊緣在俯視時位于上述第一貫通孔開口邊緣的內側的方式設置，上述電極部以至少一部分從上述第二貫通孔露出的方式設置。另外，一個實施方式的半導體芯片中，上述第一貫通孔的開口邊緣與上述第二貫通孔的開口邊緣之間的距離至少為2.5μm。另外，一個實施方式的半導體芯片中，上述透明保護膜為SiN膜。另外，一個實施方式的半導體芯片中，上述不透明保護膜為聚酰亞胺樹脂膜。專利技術的效果根據本專利技術，從不透明保護膜的上表面向透明保護膜延伸的第二貫通孔的開口邊緣，在俯視時位于比從透明保護膜的上表面向半導體部延伸的第一貫通孔的開口邊緣靠內側的位置，且電極部的一部分從第二貫通孔露出。即，在通過引線接合來安裝半導體器件的情況下，金屬珠經由開口圖案的識別性比透明保護膜的第一貫通孔高的不透明保護膜的第二貫通孔與電極部連接。因此，連接金屬珠的位置難以從目標的位置偏離，所以能夠防止引線接合時因金屬珠的位置偏離而損傷透明保護膜使耐濕性降低的情況。附圖說明圖1是表示本專利技術的第一實施方式的半導體器件的截面示意圖。圖2是圖1的半導體器件的電極部部分的俯視示意圖。圖3是用于說明圖1的半導體器件的引線接合結構的圖。圖4是接著圖3用于說明圖1的半導體器件的引線接合結構的圖。圖5是表示比較例的的半導體器件的截面示意圖。圖6是圖5的半導體器件的電極部部分的俯視示意圖。圖7是用于說明圖5的半導體器件的引線接合結構的圖。圖8是接著圖7用于說明圖5的半導體器件的引線接合結構的圖。圖9是表示本專利技術的第二實施方式的半導體器件的截面示意圖。圖10是圖9的半導體器件的電極部部分的俯視示意圖。圖11是表示本專利技術的第三實施方式的半導體器件的截面示意圖。圖12是圖11的半導體器件的電極部部分的俯視示意圖。附圖標記說明10半導體部，11雜質擴散層，20氧化膜，21電極形成部，30、130電極部，31主體部，32凸緣部，33接合區域，40、140透明保護膜(SiN膜)，41、141第一貫通孔，50、150不透明保護膜(聚酰亞胺樹脂膜)，51第二貫通孔，70Au珠，100、200、300半導體芯片，34比較例的半導體芯片的接合區域，101比較例的半導體芯片。具體實施方式(第一實施方式)如圖1所示，本專利技術的第一實施方式的半導體器件的一例的半導體芯片100包括：半導體部10；設置在該半導體部10上(圖1的上側)的氧化膜20、電極部30、透明保護膜40和不透明保護膜50。其中，以下的記載中，將圖1的上下方向作為半導體芯片100的上下方向。半導體部10例如包括Si襯底和設置在Si襯底上的半導體層疊體，在其上表面具有雜質擴散層11。該雜質擴散層11例如通過使磷、砷、銻等n型雜質在半導體部10的上表面高濃度擴散而形成。氧化膜20例如為氧化硅膜，通過熱氧化法或CVD法形成。該氧化膜20設置在半導體部10上，具有配置于雜質擴散層11的上側的電極形成部21。該電極形成部21是從氧化膜20的上表面向半導體部10延伸的貫通孔，通過光蝕刻技術形成。電極部30例如為由Al-Si構成的金屬電極，通過將由濺射或蒸鍍形成在氧化膜20上和電極形成部21的內部的金屬，利用光蝕刻技術進行圖案化而形成。該電極部30在其上表面具有從后述的第二貫通孔51露出的接合區域33，由設置于電極形成部21的內部的主體部31和從主體部31的上端沿氧化膜20的上表面延伸的凸緣部32構成。主體部31的底面與半導體部10的雜質擴散層11接觸。透明保護膜40例如由SiN構成，通過CVD法設置在半導體部10上。該透明保護膜40具有貫通其上表面和下表面的第一貫通孔41，以覆蓋電極部30的凸緣部32的一部分的方式設置。其中，第一貫通孔41例如通過光蝕刻技術形成。不透明保護膜50例如由感光性或非感光性的聚酰亞胺樹脂構成，通過涂敷法設置在透明保護膜40上。該不透明保護膜50具有貫通其上表面和下表面的第二貫通孔51。另外，如圖2所示，不透明保護膜50覆蓋透明保護膜40的第一貫通孔41的內周面以使得透明保護膜40不從第二貫通孔51露出。另外，第二貫通孔51設置成：在俯視時，第二貫通孔51的開口邊緣位于比第一貫通孔41的開口邊緣靠內側的位置，且第一貫通孔41的開口邊緣與第二貫通孔51的開口邊緣之間的距離L至少為2.5μm。像這樣，作為聚酰亞胺樹脂膜的不透明保護膜50設置在作為SiN膜的透明保護膜40上，覆蓋第一貫通孔41的內周面的整周，所以封裝樹脂不層疊在透明保護膜40上，能夠提高與封裝樹脂的緊貼性。因此，能夠防止封裝樹脂層疊在透明保護膜40上導致的透明保護膜40的裂縫的產生。其結果是，能夠防止由封裝引起的透明保護膜40的耐濕性降低。接著，參照圖3～圖8對上述半導體芯片100的接合結構進行說明。在此，作為比較例使用圖5所示的半導體芯片101進行說明。該比較例的半導體芯片101除了沒有設置不透明保護膜50這一點以外，具有與上述半導體芯片100相同的結構。如圖3所示，在通過引線接合來安裝上述半導體芯片100的情況下，在從第二貫通孔51露出的電極部30的接合區域33連接有設置于引線的前端的金屬珠的一例的Au珠70。上述半導體芯片100中，電極部30的接合區域33從開口圖案的識別性比透明保護膜40的第一貫通孔41高的不透明保護膜50的第二貫通孔51露出。因此，能夠不與不透明保護膜50接觸地容易將Au珠70連接到接合區域33。另外，如圖4所示，即使連接Au珠70的位置偏離，透明保護膜40的第一貫通孔41的內周面的整周被不透明保護膜50以第一貫通孔41的開口邊緣與第二貫通孔51的開口邊緣之間的距離L本文檔來自技高網...

【技術保護點】
一種半導體器件，其特征在于，包括：半導體部；設置在所述半導體部上的電極部；設置在所述半導體部上，具有第一貫通孔的透明保護膜；和設置在所述透明保護膜上，具有第二貫通孔的不透明保護膜，所述第一貫通孔以貫通所述透明保護膜的上表面和下表面的方式設置，所述第二貫通孔以貫通所述不透明保護膜的上表面和下表面，且所述第二貫通孔的開口邊緣在俯視時位于所述第一貫通孔的開口邊緣的內側的方式設置，所述電極部以至少一部分從所述第二貫通孔露出的方式設置。

【技術特征摘要】
2015.12.16 JP 2015-2455481.一種半導體器件，其特征在于，包括：半導體部；設置在所述半導體部上的電極部；設置在所述半導體部上，具有第一貫通孔的透明保護膜；和設置在所述透明保護膜上，具有第二貫通孔的不透明保護膜，所述第一貫通孔以貫通所述透明保護膜的上表面和下表面的方式設置，所述第二貫通孔以貫通所述不透明保護膜的上表面和下表面，且所述第二貫...

【專利技術屬性】
技術研發人員：澤井敬一，松本浩司，
申請(專利權)人：夏普株式會社，
類型：發明
國別省市：日本,JP