本發明專利技術提供一種監測和補償大尺寸芯片產品光刻拼接精度的方法，該方法包括步驟為:設計拼接光刻版；依次進行第一層曝光，包括對大尺寸芯片的拼接光刻和虛擬曝光場的曝光；進行第二層曝光，包括對大尺寸芯片的拼接光刻和虛擬曝光場的曝光；測量得到第二層曝光的虛擬曝光場的套刻測量結果，利用該套刻測量結果來監測和補償第二層曝光的大尺寸芯片的光刻拼接精度。本發明專利技術利用虛擬曝光場設置測量標記，再利用此測量標記的測量得到的套刻測量結果來監測和補償拼接光刻精度，克服了芯片的尺寸大于光刻機的曝光視場的難題，提升大尺寸芯片產品光刻拼接精度。
【技術實現步驟摘要】
本專利技術涉及集成電路裝備制造
，特別涉及。
技術介紹
現行主流光刻機的曝光視場的最大面積為26*33mm，而實際應用中某些單個芯片的尺寸要大于光刻機的曝光場，例如全幅CIS的芯片尺寸為36*24mm，攝影棚用相機的尺寸為如60*60_。對于這種超過光刻機曝光視場的芯片的制造,需要使用拼接工藝來制造大于光刻視場的芯片。傳統光刻中，芯片尺寸小于或者等于光刻機的曝光市場，單次曝光完成單個芯片的光刻。芯片周圍的切割道(Scribe line)中可以放置線寬和套刻等測量標記對工藝進行監控。通過監控結果反饋和補償光刻的套刻精度。在這種大尺寸芯片所需要的拼接光刻中光刻版上多個模塊經過多次曝光拼接為一個芯片(有些模塊如CIS芯片的感光模塊會經過多次重復曝光拼接成更大的感光單元)。這種拼接模塊之間都是芯片的電路圖形，無法放置測量標記如套刻標記或者只能放置部分套刻標記，例如可以放置在非拼接的一側的切割道上。但套刻誤差的數學模型中，包含場間誤差和場內誤差，其中場內誤差必須要有曝光場上下左右四個角的套刻誤差測量結果。對于拼接光刻的模塊，無法在上下左右四個角都放置套刻測量標記，只能放置部分套刻標記。所以放置部分套刻標記是無法測量出場內誤差的。這就表明對于大尺寸芯片的光刻工藝中，光刻的套刻精度和拼接精度無法被監控和補償，這對大尺寸芯片的生產造成很大的難度。如何監控和補償拼接光刻工藝的拼接精度是需要解決的難題。
技術實現思路
本專利技術的目的在于提供。—種監測和補償大尺寸芯片產品光刻拼接精度的方法，在光刻拼接工藝中，通過在大尺寸芯片區域外同時進行等于或者小于光刻機曝光視場的光刻，形成所謂虛擬曝光場，利用虛擬曝光場的套刻監測標記或其他測量標記的套刻測量結果來監測和補償大尺寸芯片區域的光刻拼接精度，從而提升大尺寸芯片產品光刻拼接精度。本專利技術的一種監測和補償大尺寸芯片光刻拼接精度的方法，包括如下步驟步驟SOl :設計拼接光刻版；步驟S02 :進行第一層曝光，包括對大尺寸芯片的拼接光刻和虛擬曝光場的曝光；步驟S03 :進行第二層曝光，包括對所述第二層曝光的大尺寸芯片的拼接光刻和虛擬曝光場的曝光；步驟S04:以第一層曝光后得到的虛擬曝光場為基準，測量得到所述第二層曝光的虛擬曝光場的套刻測量結果；步驟S05 :利用所述套刻測量結果來監測和補償所述第二層曝光的大尺寸芯片的光刻拼接精度。優選地，所述第一層為集成電路制造工藝多個層次中的任意一層，第一層曝光為該任意一層的曝光，所述第二層為所述第一層的后續任意一層。優選地，所述第二層為所述第一層的后續任意一層，所述第二層曝光為該后續任意一層的曝光。優選地，所述虛擬曝光場包含所述拼接光刻版版形和測量標記，并且所述虛擬曝光場不大于光刻機最大視場尺寸。優選地，利用所述虛擬曝光場的測量標記來測量得到所述套刻測量結果。優選地,所述測量標記為套刻監測標記或其他測量標記。優選地，所述測量標記在光刻機最大視場尺寸內并且放置在所述拼接光刻版版形區的最外圍四周。優選地，在步驟S04中，分別以第一層曝光和第二層曝光的所述虛擬曝光場的測量標記來測量得到所述第二層曝光的虛擬曝光場的套刻測量結果。優選地，所述的拼接光刻版版形是由小尺寸圖形組合而成。優選地，所述的小尺寸圖形之間有遮光帶。優選地，所述測量標記與所述小尺寸圖形之間的距離不小于所述遮光帶尺寸的最小值。優選地，所述虛擬曝光場是對所述拼接光刻版的版形進行一次曝光得到的。優選地，還可以重復步驟S03-S05進行后續的每一層曝光，監測和補償對后續每一層曝光的大尺寸芯片的光刻拼接精度。優選地，所述大尺寸芯片，包括圖像傳感器類型的芯片。本專利技術的，在對大尺寸芯片的光刻拼接工藝中，通過在大尺寸芯片區域外形成帶有測量標記的虛擬曝光場，利用該虛擬曝光場的測量標記來測量得到虛擬曝光場的套刻測量結果，從而利用此套刻測量結果來監測和補償大尺寸芯片區域的光刻拼接精度，從而提升大尺寸芯片產品光刻拼接精度。附圖說明圖I是本專利技術的一種監測和補償大尺寸芯片光刻拼接精度的方法的一個較佳實施例的制作方法流程圖圖2是上述較佳實施例中的拼接光刻版示意圖，其中a，b, c是需要進行拼接的小尺寸圖形模塊圖3是上述較佳實施例中的完成拼接后的單一的大尺寸芯片的圖形布局示意4是上述較佳實施例中帶有套刻監測標記的拼接光刻版示意5是上述較佳實施例中完成了拼接光刻及虛擬曝光場的曝光后的硅片示意圖標號說明51 :硅片52:大尺寸芯片53 :虛擬曝光場21 :光刻版遮光帶22 :套刻監測標記具體實施例方式體現本專利技術特征與優點的一些典型實施例將在后段的說明中詳細敘述。應理解的是本專利技術能夠在不同的示例上具有各種的變化，其皆不脫離本專利技術的范圍，且其中的說明及圖示在本質上當作說明之用，而非用以限制本專利技術。 上述及其它技術特征和有益效果，將結合實施例及附圖1-5對本專利技術的一種監測和補償大尺寸芯片光刻拼接精度的方法進行詳細說明。圖I是本專利技術的一種監測和補償大尺寸芯片光刻拼接精度的方法的一個較佳實施例的流程示意圖。在本實施例中，一種監測和補償大尺寸芯片光刻拼接精度的方法包括步驟SOl S04。請參閱圖1，圖I為本專利技術的一種監測和補償大尺寸芯片光刻拼接精度的方法的較佳實施例的流程示意圖。請參閱圖1，如圖所示，在本專利技術的該實施例中，一種監測和補償大尺寸芯片光刻拼接精度的方法包括如下步驟步驟SOl :設計拼接光刻版。請參閱圖2,圖2是本實施例中的拼接光刻版不意圖，其中a, b, c是需要進行拼接的小尺寸圖形模塊。拼接光刻版的版形是由不同小尺寸圖形模塊如圖中a、b和c組合而成，小尺寸圖形模塊a、b和c之間有遮光帶21。請參閱圖3，圖3是完成拼接后的單一的大尺寸芯片52的圖形布局示意圖。步驟S02 :進行第一層曝光，包括對大尺寸芯片52的拼接光刻和虛擬曝光場53的曝光。需要說明的是，本專利技術中，第一層可以是集成電路制造工藝中的多個層級中的任意一層，第一層曝光是對該任意一層的曝光，本實施例中，選擇有源層為第一層，這不用于限制本專利技術。大尺寸芯片包括但不限于是圖像傳感器類型的芯片。先以小尺寸圖形a，b和c的曝光場通過重復或組合曝光的方式完成大尺寸芯片52的拼接光刻；接著，將拼接光刻版放大曝光區域，完成帶有套刻監測標記22的虛擬曝光場53的曝光。具體地,虛擬曝光場53不大于光刻機最大視場尺寸。虛擬曝光場53包含光刻版版形和測量標記，測量標記為套刻監測標記22或其他測量標記，請參閱圖4，在本實施例中，所選用的測量標記為但不限于是套刻監測標記22，圖4為帶有套刻監測標記22的拼接光刻版示意圖，圖中a，b和c均為小尺寸圖形模塊。在拼接光刻版的版形區的最外圍四周放置有套刻監測標記22，在本實施例中，套刻監測標記22位于拼接光刻版的版形區的最外圍上下左右四個角處，并且套刻監測標記22在光刻機最大視場尺寸內。該套刻監測標記22距離小尺寸圖形a，b和c的距離均大于或等于遮光帶21尺寸的最小值。步驟S03:進行第二層曝光，包括對該層曝光的大尺寸芯片52的拼接光刻和虛擬曝光場53的曝光。需要說明的是，本專利技術中，第二層為步驟S02中第一層的后續任意一層，第二層曝光是該后續任意一層的曝光。在該實施例中，第二層曝光是對有源層曝光后的后續一層的曝光，這不用于限制本專利技術范圍。步驟S本文檔來自技高網...
【技術保護點】
一種監測和補償大尺寸芯片光刻拼接精度的方法，其特征在于，包括如下步驟：步驟S01：設計拼接光刻版；?步驟S02：進行第一層曝光，包括對大尺寸芯片的拼接光刻和虛擬曝光場的曝光；?步驟S03：進行第二層曝光，包括對所述第二層曝光的大尺寸芯片的拼接光刻和虛擬曝光場的曝光；步驟S04:?以第一層曝光后得到的虛擬曝光場為基準，測量得到所述第二層曝光的虛擬曝光場的套刻測量結果；步驟S05：利用所述套刻測量結果來監測和補償所述第二層曝光的大尺寸芯片的光刻拼接精度。
【技術特征摘要】
【專利技術屬性】
技術研發人員：袁偉，
申請(專利權)人：上海集成電路研發中心有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。