一種薄膜晶體管的制備方法及薄膜晶體管技術

本發明專利技術提供一種薄膜晶體管的制備方法及薄膜晶體管，涉及液晶顯示領域。其中薄膜晶體管包括：一襯底基板；形成在所述襯底基板上的立體結構的柵電極；覆蓋所述柵電極的柵絕緣層；形成在所述柵絕緣層上的半導體層；形成在所述半導體層上的緩沖層；形成在所述緩沖層上的源漏電極，所述薄膜晶體管形成的溝道為立體結構。本發明專利技術的方案可以降低驅動電壓減少驅動電路功耗，減少TFT占用面積增加通光率。

【技術實現步驟摘要】

本專利技術涉及液晶顯示領域，特別是一種薄膜晶體管的制備方法及薄膜晶體管。
技術介紹
在顯示領域中，高PPI (Pixels per inch，每英寸所擁有的像素)值的平板顯示器是各家競爭的焦點。然而如果面板在具有較高的PPI值時，會給面板時帶來一系列諸如功耗，通光率等問題。由此在TFT(Thin Film Transistor薄膜晶體管)陣列基板不透光面積減小的條件下增大溝道寬度以增加飽和電流保證一定的充電率就成為了技術難題。現有技術中的TFT陣列基板，其導電溝道和柵電極層為薄膜的平面結構，無法充分合理的利用空間體積來提升飽和電流。
技術實現思路
本專利技術要解決的技術問題是提供一種薄膜晶體管的制備方法及薄膜晶體管，可以在一定程度上降低驅動電壓減少驅動電路功耗，減少薄膜晶體管(TFT)占用面積增加通光率。為解決上述技術問題，本專利技術的實施例提供一種薄膜晶體管的制備方法，包括提供一襯底基板；在所述襯底基板上形成立體結構的柵電極；在形成有所述柵電極的襯底基板上形成覆蓋所述柵電極的柵絕緣層；在形成有所述柵絕緣層的襯底基板上形成半導體層；形成有所述半導體層的襯底基板上形成緩沖層；在形成有所述緩沖層的襯底基板上形成金屬層，通過構圖工藝對所述金屬層進行處理，形成源漏電極，所述薄膜晶體管形成的溝道為立體結構。其中，所述立體結構為長方體。其中，在所述襯底基板上形成立體結構的柵電極的步驟包括在所述襯底基板上，沉積第一金屬層；通過構圖工藝，對所述第一金屬層進行處理，形成立體結構的柵電極。其中，在形成有所述柵電極的襯底基板上形成覆蓋所述柵電極的柵絕緣層的步驟包括在形成有所述長方體結構的柵電極的襯底基板上，沉積一層絕緣材料；通過構圖工藝，對所述絕緣材料進行處理，在所述柵電極的頂面以及兩個側面上形成柵絕緣層。其中，在形成有所述柵絕緣層的襯底基板上形成半導體層的步驟包括在形成有所述柵絕緣層的襯底基板上，沉積一層半導體材料；通過構圖工藝，對所述半導體材料進行處理，在所述柵絕緣層上形成半導體層。其中，形成有所述半導體層的襯底基板上形成緩沖層的步驟包括在形成有所述半導體層的襯底基板上，沉積一層N+非晶硅材料；通過構圖工藝，對所述N+非晶硅材料進行處理，在所述半導體層上形成緩沖層。其中，在形成有所述緩沖層的襯底基板上形成金屬層，通過構圖工藝對所述金屬層進行處理，形成源漏電極的步驟包括在形成有所述緩沖層的襯底基板上，沉積第二金屬層；通過構圖工藝，對所述第二金屬層進行處理，在所述緩沖層上形成源漏電極。本專利技術的實施例還提供一種薄膜晶體管，包括，一襯底基板；形成在所述襯底基板上的立體結構的柵電極；覆蓋所述柵電極的柵絕緣層；形成在所述柵絕緣層上的半導體層；形成在所述半導體層上的緩沖層；形成在所述緩沖層上的源漏電極，所述薄膜晶體管形成的溝道為立體結構。其中，所述立體結構為長方體形。其中，所述薄膜晶體管的溝道至少包括三電子門。本專利技術的上述技術方案的有益效果如下上述方案中，通過使用三維立體結構的薄膜晶體管(TFT)結構，使得相應電子門的數量增加，即在相同的柵電壓，薄膜晶體管占用面積相同的情況下，飽和電流比傳統的平面薄膜晶體管要大，這樣可以在一定程度上降低驅動電壓減少驅動電路功耗，減少薄膜晶體管占用面積增加通光率。附圖說明圖I為本專利技術的薄膜晶體管的結構示意圖；圖2-圖10為本專利技術的薄膜晶體管的制備方法的過程示意圖。具體實施例方式實施例I如圖2-圖10所示，提供一種薄膜晶體管的制備方法，包括步驟1，提供一襯底基板11 ;步驟2，在所述襯底基板11上形成立體結構的柵電極；步驟3，在形成有所述柵電極的襯底基板上形成覆蓋所述柵電極的柵絕緣層；步驟4，在形成有所述柵絕緣層的襯底基板上形成半導體層；步驟5，形成有所述半導體層的襯底基板上形成緩沖層；步驟6，在形成有所述緩沖層的襯底基板上形成金屬層，通過構圖工藝對所述金屬層進行處理，形成源漏電極，所述薄膜晶體管形成的溝道為立體結構。本專利技術的該方法實施例通過在所述襯底基板上形成立體結構的薄膜晶體管結構，使得相應電子門的數量增加，即在相同的柵電壓，薄膜晶體管占用面積相同的情況下，飽和電流比傳統的平面薄膜晶體管要大，這樣可以在一定程度上降低驅動電壓減少驅動電路功耗，減少薄膜晶體管占用面積增加通光率。如圖2和圖3所示，上述實施例中的步驟2包括步驟21，在所述襯底基板上沉積第一金屬層I’ ；步驟22，通過構圖工藝，對所述第一金屬層I’進行處理，形成立體結構的柵電極I，其中，該立體結構為長方體形。其中，所述第一金屬層I’采用的材料可以包括氧化銦錫ΙΤ0，或者Cr、Mo、AL、Nd、Mo、W、Ti、Ta和Cu材料中的一種或者其中至少兩種金屬的合金；現有技術中柵電極為薄膜結構，其厚度非常小，而本專利技術中的柵電極I為立體結構，其厚度大于一層薄膜的厚度，優選的，該柵電極I為長方體形。由此可見，在長方體的柵電極I基礎上進一步設置其他結構，可以使整個薄膜晶體管具有長方體形的結構；需要指出的是，長方體只作為薄膜晶體管立體結構中的一種優選方式，以便于生產和加工；本專利技術的實施例還可以包括如正方體形或者其它立體結構的薄膜晶體管結構，只要能相比于一層薄膜的平面結構而言，在相同的柵電壓，薄膜晶體管占用面積相同的情況下，飽和電流比 傳統的平面薄膜晶體管大的結構均可。如圖4和圖5所示，上述步驟3包括步驟31，在形成有所述長方體結構的柵電極I的襯底基板11上，沉積一層絕緣材料2’(如圖4所示)；步驟32，通過構圖工藝，對所述絕緣材料2’進行處理，在所述柵電極I的頂面以及兩個側面上形成柵絕緣層2 (如圖5所示);其中，所述柵絕緣層2采用的材料包括氧化物、氮化物或者氮氧化物，如SiNx。如圖6和圖7所示，上述步驟4包括步驟41，在形成有所述柵絕緣層2的襯底基板上11，沉積一層導電材料3’(如圖6所示)；步驟42，通過構圖工藝，對所述導電材料3’進行處理，在所述柵絕緣層2上形成半導體層3 (如圖7所示)；其中，所述半導體層3采用的材料包括非晶硅，如a-si。如圖8和圖9所示，上述步驟5包括步驟51，在形成有所述半導體層3的襯底基板上11，沉積一層N+非晶硅材料4’(如圖8所示)；步驟52,通過構圖工藝,對所述N+非晶娃材料4’(如N+a_si )進行處理,在所述半層體層上形成緩沖層4 (如圖9所示)；其中，該緩沖層4可以是摻雜半導體層，也可以不是摻雜半導體層。如圖10所示,上述步驟6包括步驟61，在形成有所述緩沖層4的襯底基板上11，沉積第二金屬層；步驟62，通過構圖工藝，對所述第二金屬層進行處理，最終在所述緩沖層4上形成源漏電極5 (如圖10所示)；其中，所述第二金屬層為Cr、Mo、AL、Nd、Mo、W、Ti、Ta和Cu材料中的一種或者其中至少兩種金屬的合金。其中，圖I為通過以上步驟最終形成的立體結構的薄膜晶體管結構的立體示意圖。由圖7所示，本專利技術的實施例中，半導體層3的有效導電溝道寬度為W=W1+W2+W3，相比于現有技術中平面結構的導電溝道(寬度應該是如W2)，很明顯，W大于W2，因此，本專利技術的該立體結構的薄膜晶體管結構，使得有效導電溝道寬度大大增加，使得相應電子門的數量增加，至少包括3個電子門，即在相同的柵電壓，土膜i占用面積相同的情況下，飽和電流比傳統的本文檔來自技高網...

【技術保護點】
一種薄膜晶體管的制備方法，其特征在于，包括，提供一襯底基板；在所述襯底基板上形成立體結構的柵電極；在形成有所述柵電極的襯底基板上形成覆蓋所述柵電極的柵絕緣層；在形成有所述柵絕緣層的襯底基板上形成半導體層；形成有所述半導體層的襯底基板上形成緩沖層；在形成有所述緩沖層的襯底基板上形成金屬層，通過構圖工藝對所述金屬層進行處理，形成源漏電極，所述薄膜晶體管形成的溝道為立體結構。

【技術特征摘要】

【專利技術屬性】
技術研發人員：何宗澤，
申請(專利權)人：京東方科技集團股份有限公司，北京京東方顯示技術有限公司，
類型：發明
國別省市：