【技術實現步驟摘要】
本技術涉及一種防塌絲多芯片集成電路引線框架，屬于半導體封裝行業。
技術介紹
如圖1所示，傳統的多芯片集成電路引線框架包括第一基島1、第二基島2以及多個內引腳5,第一基島I用于粘貼第一芯片3,第二基島2用于粘貼第二芯片4,第一芯片3與第二芯片之間的連接引線6非常長，在作業過程中容易出現塌絲現象，增加了作業的難度，且其破斷力遠遠低于其他連接引線，對產品的質量及可靠性存在潛在風險。因此尋求一種產品可靠性較高，降低作業難度的防塌絲多芯片集成電路引線框架尤為重要。
技術實現思路
本技術的目的在于克服上述不足，提供一種防塌絲多芯片集成電路引線框架，使得產品可靠性較高，降低作業難度。本技術的目的是這樣實現的一種防塌絲多芯片集成電路引線框架，它包括第一基島、第二基島以及多個內引腳，所述第一基島的左半部向下延伸，所述第二基島的右半部向上延伸，所述第一基島向下延伸的部分與第二基島向上延伸的部分錯位布置。與現有技術相比，本技術的有益效果是本技術通過第一基島以及第二基島結構的變化，可以減少粘貼在其表面芯片間的距離，減小連接引線的長度，從而使得在作 業過程中不容易出現塌絲現象，降低了作業的難度，產品可靠性較高。附圖說明圖1為傳統多芯片集成電路引線框架的結構示意圖。圖2為本技術防塌絲多芯片集成電路引線框架的結構示意圖。其中第一基島I第二基島2第一芯片3第二芯片4內引腳5連接引線6。具體實施方式參見圖2，本技術涉及的一種防塌絲多芯片集成電路引線框架，它包括第一基島1、第二基島2以及多個內引腳3，所述第一基島I用于粘貼第一芯片3，所述第二基島2用于粘貼第二芯片4，所述第一基島I的左半部向下...
【技術保護點】
一種防塌絲多芯片集成電路引線框架，它包括第一基島（1）、第二基島（2）以及多個內引腳（3），其特征在于所述第一基島（1）的左半部向下延伸，所述第二基島（2）的右半部向上延伸，所述第一基島（1）向下延伸的部分與第二基島（2）向上延伸的部分錯位布置。
【技術特征摘要】
1. ー種防塌絲多芯片集成電路引線框架，它包括第一基島(I)、第二基島(2)以及多個內引腳(3)，其特征在于所述第一基島(I)...
【專利技術屬性】
技術研發人員：吳志勇，
申請(專利權)人：江陰蘇陽電子股份有限公司，
類型：實用新型
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。