基于VFI優化的C-to-RTL綜合方法技術

本發明專利技術涉及硬件設計自動化技術領域，具體涉及一種流水線劃分、模塊并行以及VFI分配優化的且面向ASIC硬件設計的C-to-RTL綜合方法。對于硬件設計而言，流水線和并行的結構是提高硬件性能的兩個最有效手段，同時在大規模ASIC設計中，VFI的設計可以大幅度降低功耗；而本發明專利技術的一種基于VFI優化的C-to-RTL綜合方法，通過在C-to-RTL綜合過程中，同時對流水線劃分、模塊并行及VFI分配進行優化；同時，相比于采用三個優化過程分步優化的方法，本發明專利技術的方法保證了全局的最優性。因此，本發明專利技術增強了C-to-RTL綜合技術實用性以及適用范圍，為硬件設計提供有力的技術支持。

【技術實現步驟摘要】

本專利技術涉及硬件設計自動化
，具體涉及一種流水線劃分、模塊并行以及VFI (Voltage-Frequency Islands,電壓頻率島)分配優化的且面向ASIC硬件設計的C-to-RTL綜合方法。
技術介紹
在集成電路界,ASIC(ApplicationSpecific Integrated Circui,專用集成電路)被認為是一種為專門目的而設計的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優點。ASIC硬件設計，C-to-RTL綜合是非常有優勢的；C_to-RTL綜合是指將算法描述層的C程序直接轉換為晶體管層(Register transfer level)的HDL (硬件描述語言)程序，屬于硬件設計自動化中高層次綜合的一種。通過C-to-RTL綜合技術可以快速自動的完成傳統需要人工耗費大量時間的HDL設計工作。總體來講，C-to-RTL綜合有如下優勢(I)、縮短了硬件設計時間、簡化了設計難度，這使得它成為解決高速增長的硬件設計需求與低速增長的設計能力之間矛盾的有效途徑；(2)、拉近了軟件設計和硬件設計的距離，使得軟硬件協同設計得到支持。鑒于上述優勢，C-to-RTL綜合無論在學術界還是在工業界都得到了廣泛的關注。然而現存的C-to-RTL綜合技術依然存在著很多沒有解決的問題，例如(I)、在綜合大規模C程序時，綜合結果的質量很不理想；(2)、用戶無法對綜合結果的性能(吞吐率、面積以及功耗等)做出優化設置以及給定約束條件；(3)、在系統層面對功耗的優化力度很不理想，尤其體現在面向ASIC的設計中；(4)、該技術目前沒有對VFI設計的支持。造成這些問題的根本原因主要在于高層次或系統級的硬件架構的設計與優化并沒有被考慮以及C語言無法表達硬件中的時序、并行、架構等。綜上所述，一種能夠對流水線劃分、模塊并行以及VFI分配優化的C-to-RTL綜合方法是亟待提供的。
技術實現思路
(一)要解決的技術問題本專利技術的目的在于提供一種流水線劃分、模塊并行及VFI分配優化的C-to-RTL綜合方法，用于在面向ASIC設計的C-to-RTL綜合過程中，同時對流水線劃分、模塊并行及VFI分配進行優化，從而增強C-to-RTL綜合技術實用性以及適用范圍，為硬件設計提供有力的技術支持。(二)技術方案本專利技術技術方案如下一種，包括步驟S1.分別綜合C程序中每一個待綜合函數并獲取綜合后函數參數；S2.設定優化目標及約束條件；S3.結合所述函數參數以及優化目標和約束條件，確定流水線模塊劃分、模塊并行程度以及VFI分配；S4.綜合流水線劃分后得到模塊并根據所述模塊并行程度進行模塊并行；S5.結合所述VFI分配將并行的各個模塊連接為整體系統。優選的，所述待綜合函數的連接拓撲關系為直線型。優選的，所述函數參數包括函數運算周期、運算數據量、面積功耗以及其支持的最高頻率。優選的，所述優化目標包括吞吐率最大化、面積最小化以及功耗最小化；所述約束條件包括吞吐率約束、面積約束以及功耗約束。優選的，所述步驟S3中，根據混合整數線性規劃方法，結合所述函數參數以及優化目標和約束條件，確定流水線模塊劃分、模塊并行程度以及VFI分配。優選的，所述步驟S3包括:S311.根據所述函數參數計算流水線劃分后所有可能得到的模塊的參數；S312.根據所述模塊的參數以及優化目標和約束條件構建混合整數線性規劃模型；S313.求解所述混合整數線性規劃模型得到一維非負整數數組以及二維布爾值數組；所述一維非負整數數組第η位為零表示將第η個函數以及與其連接的第η+1個函數劃分到同一模塊；第η位非零表示第η個函數所在模塊的并行度；所述二維布爾值數組結合所述述一維非負整數數組表示各模塊對應的電壓頻率值。優選的，所述步驟S3中，根據啟發式算法，結合所述函數參數以及優化目標和約束條件，確定流水線模塊劃分、模塊并行程度以及VFI分配。優選的，所述步驟S3包括:S321.根據所述函數參數，以面積最小化或功耗最小化為目標建立拓撲圖并在所述拓撲圖中加入開始節點以及結束節點；其中，節點表示在滿足所述吞吐率約束的最小并行度下，所有可能劃分的模塊的所有可能電壓頻率值，邊的權值表示其連接的源節點的面積以及功耗；S322.計算每個節點到所述結束節點的最短距離；S323.以每個所述最短距離為估計代價，結合A-Star算法，以開始節點到結束節點之間路徑最短為目標求解；所述最短路徑滿足吞吐率約束、面積約束以及功耗約束。優選的，所述步驟S321為:根據所述函數參數，以吞吐率最大化為目標建立拓撲圖并在所述拓撲圖中加入開始節點以及結束節點；其中，節點表示在所有可能的并行度下，所有可能劃分的模塊的所有可能電壓頻率值，邊的權值表示其連接的源節點的面積以及功耗。優選是，所述步驟S323中對A-Star算法做了如下改進:改進節點從OPEN點集到CLOED點集的轉移規則:將最優的且滿足約束條件的節點從OPEN點集中轉移到CLOED點集中；如沒有滿足約束條件的節點，則回溯修改當前路徑的上一節點。(三)有益效果對于硬件設計而言，流水線和并行的結構是提高硬件性能的兩個最有效手段，同時在大規模ASIC設計中，VFI的設計可以大幅度降低功耗；而本專利技術的一種，通過在C-to-RTL綜合過程中，同時對流水線劃分、模塊并行及VFI分配進行優化；同時，相比于采用三個優化過程分步優化的方法，本專利技術的方法保證了全局的最優性。因此，本專利技術增強了 C-to-RTL綜合技術實用性以及適用范圍，為硬件設計提供有力的技術支持。附圖說明圖1是本專利技術的一種流程示意圖；圖2是圖1中根據 啟發式算法求解最優化問題的拓撲圖例；圖3是圖1中根據啟發式算法計算求解最優化問題的流程示意圖；圖4是圖1中根據啟發式算法中OPEN點集中節點移入CLOSED點集的子函數流程示意圖。具體實施例方式下面結合附圖和實施例，對專利技術的具體實施方式做進一步描述。以下實施例僅用于說明本專利技術，但不用來限制本專利技術的范圍。流程圖如圖1所示的一種流水線劃分及模塊并行優化的C-to-RTL綜合方法，主要包括以下步驟:S1.采用現有C-to-RTL工具，預先對輸入的C程序中每一個待綜合函數進行綜合，然后提取或者計算綜合后函數參數；其中，C程序要求由N函數組成，這些所述待綜合函數的連接拓撲關系為直線型，這個要求可以通過修改C程序的編程風格實現。其中，所述函數參數包括函數運算周期、運算數據量、面積、功耗以及支持的最高頻率；具體如表I所示。所述待綜合函數經過C-to-RTL工具綜合后，前端仿真得到運算周期、運算數據量信息，ASIC邏輯綜合得到面積信息，后端仿真后使用功耗分析工具得到功耗信息，而支持的最高頻率來自邏輯綜合報告。表I第η個函數Fn的參數本文檔來自技高網...

【技術保護點】
一種基于VFI優化的C?to?RTL綜合方法，其特征在于，包括步驟：S1.分別綜合C程序中每一個待綜合函數并獲取綜合后函數參數；S2.設定優化目標及約束條件；S3.結合所述函數參數以及優化目標和約束條件，確定流水線模塊劃分、模塊并行程度以及VFI分配；S4.綜合流水線劃分后得到模塊并根據所述模塊并行程度進行模塊并行；S5.結合所述VFI分配將并行的各個模塊連接為整體系統。

【技術特征摘要】
1.一種基于VFI優化的C-t0-RTL綜合方法，其特征在于，包括步驟:S1.分別綜合C程序中每一個待綜合函數并獲取綜合后函數參數；S2.設定優化目標及約束條件；S3.結合所述函數參數以及優化目標和約束條件，確定流水線模塊劃分、模塊并行程度以及VFI分配；S4.綜合流水線劃分后得到模塊并根據所述模塊并行程度進行模塊并行；S5.結合所述VFI分配將并行的各個模塊連接為整體系統。2.根據權利要求1所述的C-to-RTL綜合方法，其特征在于，所述待綜合函數的連接拓撲關系為直線型。3.根據權利要求1所述的C-to-RTL綜合方法，其特征在于，所述函數參數包括函數運算周期、運算數據量、面積功耗以及其支持的最高頻率。4.根據權利要求1所述的C-to-RTL綜合方法，其特征在于，所述優化目標包括吞吐率最大化、面積最小化以及功耗最小化；所述約束條件包括吞吐率約束、面積約束以及功耗約束。5.根據權利要求1-5任意一項所述的C-to-RTL綜合方法，其特征在于，所述步驟S3中，根據混合整數線性規劃方法，結合所述函數參數以及優化目標和約束條件，確定流水線模塊劃分、模塊并行程度以及VFI分配。6.根據權利要求5所述的C-to-RTL綜合方法，其特征在于，所述步驟S3包括: S311.根據所述函數參數計算流水線劃分后所有可能得到的模塊的參數； S312.根據所述模塊的參數以及優化目標和約束條件構建混合整數線性規劃模型； S313.求解所述混合整數線性規劃模型得到一維非負整數數組以及二維布爾值數組； 所述一維非負整數數組第n位為零表示將第η個函數以及與其連接的第n+1個函數劃分到同一模塊；第n位非零表示第n個函數所在模塊...

【專利技術屬性】
技術研發人員：李雙辰，何鑫宇，劉勇攀，楊華中，
申請(專利權)人：清華大學，
類型：發明
國別省市：