半導(dǎo)體器件及其制造方法技術(shù)

公開了一種用于制造半導(dǎo)體器件的方法。在位于襯底上方的層間電介質(zhì)(ILD)中的兩個有源柵極部件之間形成偽柵極部件。在襯底中形成隔離部件，以及在隔離部件上方形成偽柵極部件。在襯底中的有源柵極部件的邊緣處形成源極/漏極(S/D)部件，用于形成晶體管器件。所公開的方法提供了用于降低晶體管器件之間的寄生電容的改進方法。在實施例中，通過將物質(zhì)引入到偽柵極部件內(nèi)以增加偽柵極部件的電阻來實現(xiàn)這種改進的形成方法。本發(fā)明專利技術(shù)還提供了一種半導(dǎo)體器件。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及集成電路制造，更具體而言，涉及具有應(yīng)變結(jié)構(gòu)的半導(dǎo)體器件。
技術(shù)介紹
當諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件通過各種技術(shù)節(jié)點按比例縮小時，將高k柵極介電層和金屬柵電極層結(jié)合在MOSFET的柵極堆疊內(nèi)，從而隨部件尺寸的降低而改進器件性能。MOSFET工藝包括“后柵極”工藝，該工藝用金屬柵電極替換原始多晶硅柵電極從而改進器件性能。然而，在互補金屬氧化物半導(dǎo)體(CMOS)制造中應(yīng)用這些部件和工藝存在挑戰(zhàn)。當器件之間的柵極長度和間隔減小時，加重了這些問題。例如，由于柵極堆疊之間的間隔減小，難以阻止MOSFET的柵極堆疊之間的寄生電容，從而影響器件性能。因此，需要的是在半導(dǎo)體器件中制造柵極堆疊的改進了的方法。
技術(shù)實現(xiàn)思路
為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本專利技術(shù)的一個方面，提供了一種用于制造半導(dǎo)體器件的方法，包括:在襯底上方的層間介電(ILD)層中形成第一柵極部件和第二柵極部件，其中，所述第一柵極部件和所述第二柵極部件具有第一電阻；將所述第一柵極部件轉(zhuǎn)變成具有第二電阻的經(jīng)處理的柵極部件，其中，所述第二電阻高于所述第一電阻；去除所述第二柵極部件以在所述ILD層中形成開口 ；以及在所述開口中形成導(dǎo)電柵極部件。在上述方法中，其中，轉(zhuǎn)變的步驟包括:對所述第一柵極部件實施處理；以及之后退火所述襯底。在上述方法中，其中，轉(zhuǎn)變的步驟包括:對所述第一柵極部件實施處理；以及之后退火所述襯底，其中，在約700°C至約1000°C的溫度范圍內(nèi)，在約10秒至約30分鐘的時間范圍內(nèi)實施退火。在上述方法中，其中，轉(zhuǎn)變的步驟包括:對所述第一柵極部件實施處理；以及之后退火所述襯底，其中，通過所述處理將含氧物質(zhì)引入所述第一柵極部件中。在上述方法中，其中，轉(zhuǎn)變的步驟包括:對所述第一柵極部件實施處理；以及之后退火所述襯底，其中，采用離子注入工藝實施所述處理。在上述方法中，其中，轉(zhuǎn)變的步驟包括:對所述第一柵極部件實施處理；以及之后退火所述襯底，其中，采用離子注入工藝實施所述處理，其中，在約2KeV至約20KeV的能量范圍內(nèi)，采用約lE13atom/cm2至約lE17atom/cm2范圍內(nèi)的劑量實施所述離子注入工藝。 在上述方法中，其中，所述導(dǎo)電柵極部件是金屬柵極。在上述方法中，其中，所述經(jīng)處理的柵極部件包含至少50%體積的氧化硅。在上述方法中，其中，所述第一柵極部件和所述第二柵極部件包括位于高k介電層上方的多晶硅柵電極。在上述方法中，其中，去除所述第二柵極部件的步驟是兩步法干法蝕刻工藝，所述兩步法干法蝕刻工藝包括去除位于多晶硅膜上方的本征氧化膜的第一步驟和去除所述多晶硅膜的第二步驟。根據(jù)本專利技術(shù)的另一方面，還提供了一種用于制造半導(dǎo)體器件的方法，包括:在襯底上方形成第一多晶娃柵電極、第二多晶娃柵電極、和第三多晶娃柵電極，其中，所述第一多晶硅柵電極位于所述第二多晶硅柵電極和所述第三多晶硅柵電極之間；在所述第一多晶硅柵電極、所述第二多晶硅柵電極、和所述第三多晶硅柵電極內(nèi)部和上方形成層間電介質(zhì)(ILD);平坦化所述ILD以形成具有與所述第一多晶硅柵電極、所述第二多晶硅柵電極、和所述第三多晶硅柵電極的頂面基本上共平面的表面的經(jīng)平坦化的ILD ;將物質(zhì)引入到所述第一多晶硅柵電極內(nèi)；去除所述第二多晶硅柵電極和所述第三多晶硅柵電極以在所述ILD中形成第一開口和第二開口 ；在所述第一開口中形成用于P型金屬氧化物半導(dǎo)體(PMOS)器件的第一金屬柵電極；以及在所述第二開口中形成用于η型金屬氧化物半導(dǎo)體(NMOS)器件的第二金屬柵電極。在上述方法中，進一步包括:在將物質(zhì)引入到所述第一多晶硅柵電極內(nèi)之后實施退火工藝。在上述方法中，進一步包括:在將物質(zhì)引入到所述第一多晶硅柵電極內(nèi)之后實施退火工藝，其中，所述退火工藝將至少一部分所述第一多晶硅柵電極轉(zhuǎn)變成氧化硅。在上述方法中，其中，引入到所述第一多晶硅柵電極內(nèi)的所述物質(zhì)包括02、03、C02、或其組合。在上述方法中，其中，當去除所述第二多晶硅柵電極和所述第三多晶硅柵電極時，不去除所述第一多晶硅柵電極。在上述方法中，其中采用離子注入工藝實施引入物質(zhì)的步驟。在上述方法中，其中采用離子注入工藝實施引入物質(zhì)的步驟，其中，在約2KeV至約20KeV的能量范圍內(nèi)，采用約lE13atom/cm2至約lE17atom/cm2范圍內(nèi)的劑量實施所述離子注入工藝。根據(jù)本專利技術(shù)的又一方面，還提供一種用于制造半導(dǎo)體器件的方法，包括:在襯底上方形成犧牲柵電極和偽柵電極；在所述犧牲柵電極和所述偽柵電極內(nèi)形成層間電介質(zhì)(ILD);將所述偽柵電極轉(zhuǎn)變成經(jīng)處理的偽柵電極，所述經(jīng)處理的偽柵電極的電阻高于所述犧牲柵電極或所述偽柵電極的電阻；去除所述犧牲柵電極以在所述ILD中形成開口 ；以及在所述開口中形成用于有源器件的金屬柵電極。在上述方法中，其中將所述偽柵電極轉(zhuǎn)變成經(jīng)處理的偽柵電極的步驟包括:對偽柵電極實施處理；以及之后退火所述襯底。在上述方法中，其中將所述偽柵電極轉(zhuǎn)變成經(jīng)處理的偽柵電極的步驟包括:對偽柵電極實施處理；以及之后退火所述襯底，其中，所述處理將含氧物質(zhì)引入到所述偽柵電極內(nèi)。附圖說明當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本專利技術(shù)。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚討論起見，各種部件的相對尺寸可以被任意增大或縮小。圖1是示出了根據(jù)本專利技術(shù)的各個方面制造包括柵極堆疊的半導(dǎo)體器件的方法的流程圖；以及圖2至圖10是根據(jù)本專利技術(shù)的各個方面的處于各個制造階段的半導(dǎo)體器件的柵極堆疊的示意性剖面圖。具體實施例方式應(yīng)當了解為了實施本專利技術(shù)的不同部件，以下公開內(nèi)容提供了許多不同的實施例或?qū)嵗Ｔ谙旅婷枋鲈筒贾玫奶囟▽嵗院喕緦＠夹g(shù)。當然這些僅僅是實例并不打算限定。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接觸形成的實施例，并且也可以包括其中可以在第一和第二部件之間形成額外的部件，使得第一和第二部件可以不直接接觸的實施例。此外，本專利技術(shù)可在各個實例中重復(fù)參照數(shù)字和/或字母。這種重復(fù)是為了簡明和清楚的目的，而且其本身沒有規(guī)定所討論的各個實施例和/或結(jié)構(gòu)之間的關(guān)系。圖1是示出了根據(jù)本專利技術(shù)的各個方面制造半導(dǎo)體器件的方法100的流程圖。圖2至圖10示出了根據(jù)圖1的方法100的實施例的處于各個制造階段的半導(dǎo)體器件200的示意性剖面圖。半導(dǎo)體器件200可以包括在微處理器、存儲器單元、和/或其他集成電路(IC)中。注意到圖1的方法并沒有生產(chǎn)出完整的半導(dǎo)體器件200。可以采用互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)加工來制造完整的半導(dǎo)體器件200。因此，應(yīng)該理解可以在圖1的方法100之前、之中和之后提供其他工藝，并且一些其他工藝可能在本文中僅進行簡述。而且，為了更好地理解本專利技術(shù)，簡化了圖1至圖10。例如，盡管附圖示出了半導(dǎo)體器件200，但是應(yīng)該理解，IC可以包括許多其他器件，包括電阻器、電容器、電感器、熔絲等。參考圖1和圖2，方法100開始于步驟102，在步驟102中，提供了襯底210。在一個實施例中，襯底210包括晶體硅襯底(例如，晶圓)。在可選實施例中，襯底210可以包括絕緣體上硅(SOI)結(jié)構(gòu)。襯底210可以進一步包括有源區(qū)本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種用于制造半導(dǎo)體器件的方法，包括：在襯底上方的層間介電(ILD)層中形成第一柵極部件和第二柵極部件，其中，所述第一柵極部件和所述第二柵極部件具有第一電阻；將所述第一柵極部件轉(zhuǎn)變成具有第二電阻的經(jīng)處理的柵極部件，其中，所述第二電阻高于所述第一電阻；去除所述第二柵極部件以在所述ILD層中形成開口；以及在所述開口中形成導(dǎo)電柵極部件。

【技術(shù)特征摘要】
2011.10.25 US 13/280,7701.一種用于制造半導(dǎo)體器件的方法，包括: 在襯底上方的層間介電(ILD)層中形成第一柵極部件和第二柵極部件，其中，所述第一柵極部件和所述第二柵極部件具有第一電阻； 將所述第一柵極部件轉(zhuǎn)變成具有第二電阻的經(jīng)處理的柵極部件，其中，所述第二電阻高于所述第一電阻； 去除所述第二柵極部件以在所述ILD層中形成開口 ；以及 在所述開口中形成導(dǎo)電柵極部件。2.根據(jù)權(quán)利要求1所述的方法，其中，轉(zhuǎn)變的步驟包括: 對所述第一柵極部件實施處理；以及 之后退火所述襯底。3.根據(jù)權(quán)利要求1所述的方法，其中，所述第一柵極部件和所述第二柵極部件包括位于高k介電層上方的多晶硅柵電極。4.根據(jù)權(quán)利要求1所述的方法，其中，去除所述第二柵極部件的步驟是兩步法干法蝕刻工藝，所述兩步法干法蝕刻工藝包括去除位于多晶硅膜上方的本征氧化膜的第一步驟和去除所述多晶硅膜的第二步驟。5.一種用于制造半導(dǎo)體器件的方法，包括: 在襯底上方形成第一多晶娃柵電極、第二多晶娃柵電極、和第三多晶娃柵電極，其中，所述第一多晶硅柵電極位于所述第二多晶硅柵電極和所述第三多晶硅柵電極之間； 在所述第一多晶硅柵電極、所述第二多晶硅柵電極、和所述第三多晶硅柵電極內(nèi)部和上方形成層間電介質(zhì)(ILD)； 平坦化所述ILD以形...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：葉明熙，蔡宗杰，李俊毅，
申請(專利權(quán))人：臺灣積體電路制造股份有限公司，
類型：發(fā)明
國別省市：