本發明涉及一種可配置分數分頻器，包括上升沿參考時鐘選擇電路、下降沿參考時鐘選擇電路、低電平控制電路、高電平控制電路、狀態選擇電路和輸出電路，上升沿參考時鐘選擇電路和下降沿參考時鐘選擇電路采用相同的電路結構，低電平控制電路和高電平控制電路...

一種基于改進貪婪算法的復雜微系統軟硬件劃分方法，包括如下步驟：將微系統集成模塊根據功能歸為各個功能單元；將微系統集成模塊關注的功能實現使用的體積、能耗和執行時間作為劃分最優解的約束條件；初始化；對每個功能單元，以功能實現使用的能耗作為約...

一種多模式DMA數據傳輸系統，外設通過向微處理器發送中斷請求DMA傳輸，或直接發送中斷給DMA控制器請求傳輸，依據這兩種方式，將DMA控制器的通道分為硬件握手啟動通道和軟件請求啟動通道兩類，通過預先配置和靈活替換的方式，提高通道分配的效...

一種高精度自校準模數轉換電路及方法，涉及高精度模數轉換領域；本發明電路包括參考電壓模塊，選擇器，自校準比較器陣列，編碼器，時序控制電路；本發明進行模數轉換前先進行比較器陣列自校準過程。本發明通過比較器陣列自校準過程，消除由于工藝變化，失...

本發明公開了一種QDR SRAM應用驗證系統，包括PC機、QDRSRAM應用驗證板和程控電源，該系統實現了對被測QDR SRAM電路各種功能的全面驗證。本發明同時公開了一種基于該系統的驗證方法，該方法首先確定上電順序，然后進行讀寫功能應...

本發明涉及一種深腔鍵合方法，屬于微電子封裝技術領域；步驟一、制作鍵合工具；步驟二、制作固定夾具；步驟三、對待鍵合器件表面進行等離子清洗；步驟四、將待鍵合器件水平放在器件固定板上，進行抽真空處理，實現對待鍵合器件的固定；步驟五、設置鍵合壓...

一種用于大尺寸芯片的金絲球焊鍵合裝置，包括：固定框、引腳放置盤、加熱片；集成電路，包括外殼和芯片；引腳放置盤的外側與固定框的內側固連；引腳放置盤的內側形成待鍵合區域；鍵合設備的有效鍵合區域為鍵合設備的劈刀的運動范圍的包絡在待鍵合區域內的...

本發明一種基于結構相似度度量的目標檢測與識別方法，預先規定模板圖像形成數據集,讀取待檢測圖像，通過灰度變換，均衡待檢測圖像亮度，得到預處理后的待檢測圖像,求解預處理后的待檢測圖像的最佳分割閾值，以最佳分割閾值作為全局閾值，對步驟2預處理...

本發明涉及一種通用1553B總線電路反熔絲調整夾具，包括主殼體、弧形針、彈簧、中部針座、上部針座、金屬片、撥動桿和鎖緊針，主殼體為方形底座，其上設置有孔位用于固定弧形針與鎖緊針，主殼體內部鏤空，鏤空內部的一側有兩個凹槽，凹槽內有突起用于...

本發明公開了一種利用公共放電通路提高抗靜電網絡電荷泄放能力的電路。其特點在于：本專利設計一種新型的ESD網絡，針對電路中不適合借助電源通路進行ESD電荷泄放的端口，建立除電源通路外的公共放電通路，利用各通路的ESD保護器件鉗位電壓的不同...

一種具有翻轉遲滯的同步信號接收電路，包括接收器、反饋電路、可調電流源，通過增加延遲反饋環路解決了數模轉換器同步信號接收電路對信號毛刺和抖動敏感的問題，提高了同步信號接收的穩定性和準確性，采用正反饋技術獲得較快的響應速度，保證接收的信號具...

本發明公開了一種單粒子加固7相時鐘產生電路，包括：環形移位寄存器、復位檢測器和門控緩沖器；環形移位寄存器，用于產生7相時鐘信號；門控緩沖器，用于對7相時鐘信號進行去毛刺處理后輸出，以實現對多相時鐘長布線的驅動；復位檢測器，用于在出現單粒...

本發明涉及一種新型并串轉換電路，屬于高速串行接口技術領域，包括數據預處理電路、數據合成電路和驅動器電路，數據預處理電路發送經過預處理的N位數據Q

一種具有短路自保護功能的可配置高速LVDS驅動器，包括控制器、驅動器、電阻陣列、短路保護電路，顯著提高了驅動器輸出共模穩定性，通過靈活調節驅動器輸出共模電壓和輸出阻抗可以滿足不同傳輸場景下LVDS信號高質量輸出，提高電路實用性；并且引入...

本發明一種用于電容檢測的數字化二階積分調制器，包括：第一級積分調制模塊、第二級積分調制模塊、比較器；第一級積分調制模塊，接收電容信號，對電容信號進行失配調整后，再進行電容信號到電壓信號的轉換，形成電壓信號，送至第二級積分調制模塊；第二級...

一種面向DDR3存儲協議的時鐘控制器及控制方法，摒棄傳統的時鐘控制電路，采用負反饋結構減少時鐘受工藝、溫度、噪聲引起的影響，結構包括數字延時鎖相環、鏡像對稱延時鏈、格雷碼相位選擇器、格雷碼相位插值器實現對時鐘的精準控制、較低的相位誤差和...

一種能夠進行接收通路帶寬擴展的寬帶射頻收發機，包括正交下變頻接收通路、正交上變頻發射通路、頻率合成器模塊、數字基帶模塊、接收通路校準和增益控制模塊、環路復用選擇器，能夠構成發射通道、環路復用選擇器和接收通道構成的發射接收環路，完成接收通...

本發明涉及一種時鐘占空比調整電路，屬于FPGA內部時鐘網絡設計領域；包括緩沖器B100、2個粗調電路B110和細調電路B120；采用粗調電路與細調電路結合的方式使本發明有較大的調整范圍，可以對更加惡劣的初始時鐘信號進行調整；時鐘占空比調...

本發明提供了一種基于內置溫度監測器的FPGA單粒子閂鎖效應測試系統及方法，該測試系統包括上位機和測試板；上位機負責流程控制和數據處理；測試板包括控制處理FPGA、配置FLASH、DDR存儲器以及被測FPGA；測試板負責完成被測FPGA的...

本發明公開了一種核環境下消除CMOS圖像傳感器列噪聲的方法和系統，基于RS422總線的遠程重配置將暗場噪聲采集到監控上位機控制端，重新計算經輻照變化后的列噪聲，將消除新的列噪聲后生成的FPGA加載文件重新進行遠程配置，使攝像機圖像質量不...