本發明公開了一種基于翻轉電壓跟隨器的電源管理電路，包括穩壓電路及偏置電路，能夠提供具有高速瞬態響應特性的穩定電壓，本發明用于FLASH存儲器內核供電，穩壓電路特點是在傳統翻轉電壓跟隨器結構基礎上加入共柵放大器，并通過使用電阻負載代替電流...

本發明屬于電子設計自動化、靜態時序分析領域，具體涉及一種用于FPGA靜態時序分析的并行優化方法，旨在解決現有技術中靜態時序分析計算效率低、編譯時間長的問題。本發明方法包括：根據構建的面向FPGA的STA數據結構對時序圖、時序約束進行內存...

本發明提供了一種頻率自適應的占空比調制電路，接收可變頻率時鐘、參考電壓源，實現固定占空比的脈沖波形輸出，解決了脈寬調制電路的占空比無法直接受控的技術難題，除必須的輸入時鐘信號外，無需接收額外數字控制信號對脈寬進行人為干預，具有輸出波形毛...

一種涂膠產品及臺面涂膠方法，主要強調的是臺面光刻膠的全覆蓋性，主要步驟：(1)采用粘附性強的負性光刻膠；(2)選用合適旋轉速度，利用旋轉涂膠方法涂光刻膠；(3)選用高粘附性負性光刻膠和合適的選轉速度進行涂膠、曝光、顯影，然后再次重復涂膠...

本發明屬于電子器件領域，具體涉及了一種抗SET加固的鑒頻鑒相器，旨在解決現有的SET注入會改變PFD的輸出邏輯狀態，后級電路得到錯誤的相位差指示信號的問題。本發明包括：第一級單元的輸出UP信號和輸出DOWN信號作為輸入控制邏輯的輸入，輸...

本發明提供的一種全介質共振增強型光電探測器及其制作方法，屬于微納加工和硅基光電探測器領域。該增強型光電探測器包括底層SOI襯底；置于所述襯底上方的第一Si摻雜層；置于所述第一Si摻雜層上方的半導體吸收層，所述半導體吸收層內部設計為周期性...

本發明屬于電路應用領域，具體涉及了一種針對陶瓷封裝FPGA的封裝阻抗壓降的二級電壓反饋系統，旨在解決現有的方法存在著無法補償陶瓷封裝芯片因封裝產生的壓降的問題。本發明包括：開關電源的反饋環路的采樣點連接至FPGA芯片背面電源引腳；DAC...

本發明公開了一種采用負反饋網絡的全差分余量放大器，包括：兩級全差分運放、共模信號放大電路、采樣網絡和負反饋網絡；其中，采樣網絡與兩級全差分運放串聯；負反饋網絡并聯接入兩級全差分運放；共模信號放大電路并聯接入兩級全差分運放的第一級運放。本...

本技術屬于半導體器件測試技術領域，具體涉及了一種用于熱阻測試的MOS器件無損測試夾具，旨在解決現有技術測試效率低，無法進行批量快速測試，增加了人工及時間成本的問題。本技術包括：測試板、導線、測試座和插排；測試板與導線的一端電連接，導線的...

本發明屬于強輻照環境退化圖像處理領域，具體涉及一種基于深度殘差網絡的固定模式噪聲消除方法，旨在解決應用于輻照環境中的攝像設備普遍存在輻射引起的圖像退化，而現有去噪方法難以去除動態存在的固定模式噪聲，進而無法獲取清晰圖像的問題。本發明方法...

本發明屬于信號處理技術領域，具體涉及一種多通道高速采樣的多級相位修正方法、系統，旨在解決高復雜度FPGA設計導致的延時值難以校正、采樣誤差大，無法保證高速ADC穩定可靠的工作的問題。本發明方法包括：使用FPGA芯片配置多通道模數轉換器的...

本發明屬于高速信號采集輸出技術領域，具體涉及了一種基于相位自反饋的AD片或DA片的同步方法及系統，旨在解決現有的系統中的兩片難以保持同步且容易受環境溫度的影響的問題。本發明包括：初始化兩路的SYNC信號延時；對兩路進行SYNC信號延時；...

本發明提供一種面向Chiplet架構微系統的單粒子閂鎖效應試驗系統，Chiplet微系統測試板卡用于Chiplet微系統進行單粒子閂鎖試驗，由微系統所需外圍供電電路、存儲電路、通信電路等組成；多路可調供電模塊用于向Chiplet微系統測...

本發明屬于通信技術領域，具體涉及了一種基于通用IO加載SPARC架構SoC的方法及系統，旨在解決現有的引導方法存在著為非易失存儲器加載，更換程序較為繁瑣，且具有風險項的問題。本發明包括：對ELF文件進行解析，得到加載代碼段數據字節數組的...

本發明提供一種面向空間緊湊型瞄具的異構信息處理微系統，采用微系統集成工藝在單個封裝內集成：數據處理模組，用于數據計算處理和算法實現；多元混合存儲模組，為微系統啟動和運行提供大容量存儲空間支持；信息交互接口模組，用于微系統內部及與外部的信...

本發明公開了一種抗雙節點翻轉加固的鎖存器電路結構，反相器電路用于反相輸入數據信號D、產生時鐘信號CLKNN以及輸出Q；延時電路用于延時瞬態脈沖；C單元結構用于濾波；時鐘控制輸入結構用于控制信號在鎖存器中的傳播；鎖存器電路用于保證電路在受...

本發明屬于器件檢測與定位技術領域，具體涉及一種疊層封裝半導體器件缺陷檢測與定位方法、系統，旨在解決疊層封裝半導體器件的缺陷難以定位的問題。本方法包括：獲取失效的疊層封裝半導體器件的結構參數、材料參數；若疊層封裝半導體器件為陶瓷封裝器件，...

本發明涉及一種FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發器，包括數據輸入結構、時鐘輸入結構、四個時鐘控制結構，延時結構、數據主鎖存結構、數據從鎖存結構和數據輸出結構，觸發器對數據主鎖存結構和數據從鎖存結構均使用冗余反饋電路鎖存...

本發明公開了一種更少敏感節點的抗單粒子翻轉鎖存器電路結構，包括：時鐘濾波電路、延時濾波電路、鎖存電路和堆疊反相器電路。時鐘濾波電路用于過濾時鐘端的單粒子瞬態脈沖并向所述的鎖存電路提供時鐘信號。延時濾波電路用于過濾數據端單粒子瞬態脈沖并向...

本發明提出一種用于高速串行IO接口接收端的通用測試采樣電路，包括第一低通濾波器、第二低通濾波器和第一RX測試采樣電路、第二RX測試采樣電路以及第一比較器、第二比較器和為兩個RX測試采樣電路和兩個比較器提供參考電壓及偏置電壓的RX測試偏置...