本發(fā)明公開(kāi)了一種基于模數(shù)轉(zhuǎn)換電路的抗輻照電荷泵鎖相環(huán)鎖定檢測(cè)電路，包括：電壓電壓轉(zhuǎn)換電路、模數(shù)轉(zhuǎn)換電路和精度可調(diào)判斷電路。本發(fā)明利用兩個(gè)電壓電壓轉(zhuǎn)換電路，在保證鎖相環(huán)環(huán)路正常工作的條件下，將控制電壓這一敏感信號(hào)引出，進(jìn)而利用模數(shù)轉(zhuǎn)換電路...

一種基于采樣保持的電荷泵鎖相環(huán)鎖定檢測(cè)電路，其特征在于，包括：電壓電壓轉(zhuǎn)換電路A、電壓電壓轉(zhuǎn)換電路B、采樣保持電路SH1、采樣保持電路SH2和比較器。電荷泵鎖相環(huán)中環(huán)路濾波器輸出的控制電壓作為鎖定檢測(cè)電路的輸入，其分別連接到電壓電壓轉(zhuǎn)換...

一種基于FPGA的可擴(kuò)展CPU監(jiān)控裝置，I/O接口譯碼時(shí)序模塊與CPU的I/O接口連接，解析來(lái)自CPU的指令并將指令相應(yīng)地下發(fā)給ADC驅(qū)動(dòng)時(shí)序模塊、OC指令控制模塊、1553B通信監(jiān)控模塊、1553B時(shí)序控制模塊；ADC驅(qū)動(dòng)時(shí)序模塊根據(jù)...

本發(fā)明公開(kāi)了一種用于FLASH冗余修復(fù)的地址譯碼控制電路，包含字線地址譯碼控制電路和字線冗余替換修復(fù)電路。本發(fā)明通過(guò)增加對(duì)字線地址譯碼器實(shí)施控制的電路結(jié)構(gòu)，實(shí)現(xiàn)屏蔽存在缺陷存儲(chǔ)單元的標(biāo)準(zhǔn)字線，同時(shí)利用冗余字線進(jìn)行替換修復(fù)，完成修復(fù)后的存...

本發(fā)明提供了一種可校準(zhǔn)輸出失調(diào)的折疊插值架構(gòu)ADC預(yù)放大陣列電路，該電路包括校準(zhǔn)邏輯控制電路、基準(zhǔn)參考電壓DAC、校準(zhǔn)電流舵DAC電路和預(yù)放大器陣列電路；預(yù)放大器陣列電路的每個(gè)放大器差分正輸出端并聯(lián)連接正輸出端校準(zhǔn)電阻、負(fù)輸出端并聯(lián)連接...

本發(fā)明公開(kāi)了一種適用于多通道流水線ADC的高速低功耗差分運(yùn)算放大器，包括：第一級(jí)放大器、交叉耦合負(fù)阻結(jié)構(gòu)、第二級(jí)放大器、密勒補(bǔ)償電路、共模反饋模塊；其中，所述第一級(jí)放大器的信號(hào)輸出端分別連接所述第二級(jí)放大器的輸入端和所述交叉耦合負(fù)阻結(jié)構(gòu)...

一種總劑量通用試驗(yàn)系統(tǒng)及方法，系統(tǒng)包括試驗(yàn)架、電源和PC機(jī)；試驗(yàn)架包括可移動(dòng)卡槽、第一線纜接口、可拆式電壓表、第二線纜接口、軌道；可移動(dòng)卡槽安裝在軌道上，可移動(dòng)卡槽承載待測(cè)試驗(yàn)板，可移動(dòng)卡槽能夠沿軌道移動(dòng)；第一線纜接口位于可移動(dòng)卡槽遠(yuǎn)離...

本發(fā)明涉及基于自旋鎖的多核處理器共享數(shù)據(jù)訪問(wèn)設(shè)計(jì)方法。本發(fā)明設(shè)計(jì)了兩個(gè)4N位抗輻射加固原子鎖寄存器，可以實(shí)現(xiàn)兩個(gè)寄存器原子鎖，每個(gè)寄存器可以分為高2N位和低2N位兩個(gè)部分，其中低2N位保存正在申請(qǐng)?jiān)摷拇嫫髟渔i的處理器核的識(shí)別號(hào)CORE...

本發(fā)明涉及一種輸出失調(diào)自校準(zhǔn)的高增益低功耗比較器，它包括采樣開(kāi)關(guān)、預(yù)放大器、輸出失調(diào)自校準(zhǔn)單元和輸出動(dòng)態(tài)鎖存器。本發(fā)明在傳統(tǒng)比較器的基礎(chǔ)上加入了輸出失調(diào)自校準(zhǔn)單元，主要由六個(gè)開(kāi)關(guān)(SW5、SW6、SW7、SW8、SW9、SW10)、兩個(gè)...

一種基于相位插值的抗輻照Serdes收發(fā)器CDR電路，摒棄傳統(tǒng)的完全基于PLL結(jié)構(gòu)的CDR電路，采用數(shù)據(jù)和邊沿雙高速采樣器、抗輻照CDR狀態(tài)機(jī)、高精度相位插值器和基于LC振蕩器的通用PLL實(shí)現(xiàn)對(duì)0.5～12.5Gbps高速數(shù)據(jù)和時(shí)鐘進(jìn)行...

本發(fā)明涉及一種新型的精度可調(diào)的溫度傳感器電路，上電完成后，感溫電路開(kāi)始工作，產(chǎn)生與溫度相關(guān)的電壓VREF和VT，跟隨器電路保證電壓V1的溫度特性與VT一致，實(shí)現(xiàn)電平移位。比較器電路在時(shí)鐘控制下比較VREF和V2的電壓值，輸出對(duì)應(yīng)的高低信...

本發(fā)明涉及一種基于虛擬儀器的數(shù)模轉(zhuǎn)換器自動(dòng)修調(diào)系統(tǒng)及修調(diào)方法，修調(diào)系統(tǒng)包括電源、碼型發(fā)生器、萬(wàn)用表、待修調(diào)DAC評(píng)估板、上位機(jī)；待修調(diào)DAC評(píng)估板包括待修調(diào)DAC芯片、晶振、時(shí)鐘源芯片、基準(zhǔn)源電路、繼電器。該修調(diào)方法通過(guò)上位機(jī)控制碼型發(fā)...

一種低開(kāi)銷(xiāo)抗輻射存儲(chǔ)單元版圖結(jié)構(gòu)，由兩塊半邊基本單元版圖模塊拼接組成；每個(gè)半邊基本單元版圖模塊中：第一P阱位于第一傳輸管和下拉管版圖結(jié)構(gòu)的一側(cè)；第一傳輸管和下拉管版圖結(jié)構(gòu)的另一側(cè)與第一上拉管版圖結(jié)構(gòu)緊貼；N阱位于第一上拉管版圖結(jié)構(gòu)和第二...

本發(fā)明涉及一種基于BiCMOS工藝的MLVDS接收器電路，包括共模變換電路、預(yù)放大電路、type1和type2控制電路、遲滯比較器電路和差分轉(zhuǎn)單端電路。共模變換電路對(duì)寬共模范圍的輸入信號(hào)進(jìn)行壓縮處理；預(yù)放大電路識(shí)別并放大壓縮后的差分信號(hào)...

本發(fā)明一種集成電路菊花鏈結(jié)構(gòu)及失效定位方法，電路結(jié)構(gòu)包括：塑封基板、基板布線、基板通孔、基板測(cè)試焊盤(pán)、BGA焊盤(pán)、芯片、芯片內(nèi)布線、TSV通孔、芯片焊盤(pán)、倒裝焊點(diǎn)。塑封基板正面設(shè)置若干基板布線和基板測(cè)試焊盤(pán)，基板布線連通基板上測(cè)試焊盤(pán)和...

本發(fā)明涉及一種PROM編程器，包括PC機(jī)、PROM編程板、PROM子板和程控電源。FPGA編程板設(shè)有FPGA芯片，電平轉(zhuǎn)換芯片；FPGA通過(guò)電平轉(zhuǎn)換芯片與PROM芯片進(jìn)行數(shù)據(jù)交互，通過(guò)電平轉(zhuǎn)換芯片的邏輯控制端對(duì)IO端口進(jìn)行方向控制，實(shí)現(xiàn)...

一種電子器件外觀檢驗(yàn)治具及其檢驗(yàn)方法，多層翻轉(zhuǎn)復(fù)合結(jié)構(gòu)(1)可拆卸安裝在所述萬(wàn)向移動(dòng)平臺(tái)(2)上，多層翻轉(zhuǎn)復(fù)合結(jié)構(gòu)(1)包括至少二層翻轉(zhuǎn)板；每層翻轉(zhuǎn)板包括滑動(dòng)限位區(qū)和放置功能區(qū)，放置能區(qū)設(shè)置網(wǎng)孔矩陣，所述網(wǎng)孔邊緣銑圓角；上層翻轉(zhuǎn)板的網(wǎng)孔...

本發(fā)明涉及一種微型變壓器隔離層的制備方法，步驟包括：選用N型<100>雙拋圓片為襯底；雙拋圓片上蒸發(fā)一層鋁，在鋁層表面進(jìn)行光刻，形成光刻圖形；將光刻后的雙拋圓片放入鋁腐蝕液中進(jìn)行腐蝕，去除雙拋圓片表面的光刻圖...

基于核范數(shù)最小化和機(jī)器學(xué)習(xí)的芯片缺陷檢測(cè)方法及系統(tǒng)，方法包括步驟：對(duì)采集的芯片缺陷數(shù)據(jù)，使用基于核范數(shù)最小化的背景分離方法將圖像前景和背景分離；通過(guò)霍夫曼變換識(shí)別出前景圖像的焊盤(pán)位置，將其對(duì)應(yīng)像素置0消除焊盤(pán)圖像；使用腐蝕、膨脹等圖像處...

本發(fā)明提供了一種SRAM型FPGA復(fù)雜IP核精準(zhǔn)輻照評(píng)估方法，包括：(1)對(duì)重離子進(jìn)行Geant4蒙特卡洛仿真；(2)對(duì)待測(cè)FPGA進(jìn)行包含重離子物理特性的器件單元級(jí)TCAD仿真；(3)將仿真參數(shù)轉(zhuǎn)化為spice網(wǎng)表，進(jìn)行Pspice仿...