ITO薄膜的沉積方法及GaN基LED芯片技術

本發明專利技術公開了一種ITO薄膜的沉積方法，采用磁控濺射工藝進行ITO薄膜的沉積，包括以下步驟：利用射頻和直流共濺射在基片表面沉積ITO緩沖層；利用DC濺射在所述ITO緩沖層表面沉積ITO薄膜層。其通過射頻和直流共濺射，有效降低了濺射粒子對基片表面轟擊造成的損傷。此外，本發明專利技術還提供了一種GaN基LED芯片，該芯片的ITO透明電極采用本發明專利技術的ITO薄膜的沉積方法制備而成。在進行ITO透明電極的沉積時，由于采用本發明專利技術的ITO薄膜的沉積方法，有效降低了濺射粒子對GaN基片表面轟擊造成的損傷，從而降低了ITO透明電極與GaN基片之間的接觸電阻，進而降低了LED芯片的能耗，增加了LED芯片的光電轉化效率，提高了LED芯片的壽命。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，特別是涉及一種ITO(indium tin oxide,氧化銦錫)薄膜的沉積方法及GaN基LED芯片。
技術介紹
近年來，隨著發光二極管(light emitting d1de, LED)技術的不斷成熟，GaN基LED芯片被廣泛應用于大功率照明、汽車儀表顯示、大面積的戶外顯示屏、信號燈以及普通照明等不同領域。在LED芯片的制造過程中，ΙΤ0薄膜由于具有可見光透過率高、導電性好、抗磨損及耐腐蝕等優點被廣泛應用于GaN基LED芯片的透明導電層。在ΙΤ0薄膜的制備方面，與傳統的蒸鍍工藝相比，磁控濺射技術制備的ΙΤ0薄膜不僅能夠提升LED芯片的出光效率，而且能夠降低生產消耗。此外，磁控濺射制備的ΙΤ0薄膜還具有更低的電阻率、更高的透過率、更高的折射率及更致密等優點。因此，一般用磁控濺射技術在外延層P-GaN表面沉積ΙΤ0透明導電層來制備LED。在傳統的磁控減射ΙΤ0薄膜沉積中，一般采取直流(Direct Current, DC)減射方式。基片(如P-GaN基片)傳輸至磁控濺射儀的腔室后，抽真空，然后通入工藝氣體，在靶材上施加DC功率啟輝濺射，直接沉積ΙΤ0薄膜至所需厚度。在此過程中，啟輝瞬間靶材的負偏壓過高(約為-1000V)，維持濺射時靶材的偏壓依然很高(約-260V)。由于磁控濺射主要是依靠濺射粒子沉積成膜，較高的瞬時電壓和維持電壓會使啟輝瞬間和濺射過程中濺射粒子能量過高，對P-GaN基片的轟擊較大，在ΙΤ0薄膜沉積過程中會造成P-GaN基片表面損傷，導致ΙΤ0薄膜與P-GaN的歐姆接觸電阻升高，最終造成LED芯片能耗過高、電光轉換效率降低甚至造成LED芯片的報廢。
技術實現思路
基于上述問題，本專利技術提供了一種ΙΤ0薄膜的沉積方法，有效減小了 ΙΤ0薄膜沉積過程中對基片表面造成的損傷。同時，本專利技術還提供了一種GaN基LED芯片。為達到上述技術效果，本專利技術提供了:一種ΙΤ0薄膜的沉積方法，包括以下步驟:S100，利用射頻和直流共濺射在基片表面沉積ΙΤ0緩沖層；S200，利用直流濺射在所述ΙΤ0緩沖層表面沉積ΙΤ0薄膜層。作為一種可實施方式，所述步驟S100中，靶材的偏壓為-5V?-150V。作為一種可實施方式，所述步驟S100中，射頻功率為100W?600W，直流功率為5W ?50W ；所述步驟S200中，直流功率為300?800W。作為一種可實施方式，所述ΙΤ0緩沖層與所述ΙΤ0薄膜層的沉積厚度之比為1:1.6 ?20。作為一種可實施方式，所述ΙΤ0緩沖層的沉積厚度為10nm?50nm,所述ΙΤ0薄膜層的沉積厚度為80nm?200nm。作為一種可實施方式，在所述步驟S100和S200中，還包括以下步驟:向反應腔室中通入氧氣和氧氣；其中，通入的氧氣流量為lsccm?lOsccm,通入的IS氣流量為 150sccm ?250sccm。作為一種可實施方式，在所述步驟S100中，采用如下工藝參數:通入的氧氣流量為5SCCm，通入的氬氣流量為200SCCm ;使用的直流功率為10W，使用的射頻功率為300W。作為一種可實施方式，在所述步驟S200中，采用如下工藝參數:通入的氧氣流量為5SCCm，通入的氬氣流量為200SCCm ;使用的直流功率為500W。作為一種可實施方式，所述ΙΤ0緩沖層的厚度為20nm，所述ΙΤ0薄膜層的厚度為lOOnrn。本專利技術還提供一種GaN基LED芯片，包括ΙΤ0透明電極，所述ΙΤ0透明電極采用上述的ΙΤ0薄膜的沉積方法制備而成。本專利技術的有益效果如下:本專利技術的ΙΤ0薄膜的沉積方法，采用磁控濺射工藝進行ΙΤ0薄膜的沉積:首先利用射頻(Rad1 Frequency, RF)和直流(Direct Current, DC)共減射在基片表面沉積一層ΙΤ0緩沖層，然后再利用直流濺射在ΙΤ0緩沖層表面沉積一層ΙΤ0薄膜層。在ΙΤ0薄膜層的沉積過程中，由于ΙΤ0緩沖層的存在，將基片表面隔絕，有效降低了高能量的濺射粒子對基片表面轟擊造成的損傷。此外，本專利技術還提供了一種GaN基LED芯片，該芯片的ΙΤ0透明電極采用本專利技術的ΙΤ0薄膜的沉積方法制備而成。在進行ΙΤ0透明電極的沉積時，由于采用本專利技術的ΙΤ0薄膜的沉積方法，有效降低了濺射粒子對GaN基片表面轟擊造成的損傷，從而降低了 ΙΤ0透明電極與GaN基片之間的接觸電阻，進而降低了 LED芯片的能耗，增加了 LED芯片的光電轉化效率，提高了 LED芯片的壽命。【附圖說明】圖1為本專利技術ΙΤ0薄膜的沉積方法的流程圖。【具體實施方式】下面將結合實施例來詳細說明本專利技術。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。本專利技術提供了一種ΙΤ0薄膜的沉積方法，采用磁控濺射工藝進行ΙΤ0薄膜的沉積。參見圖1，本專利技術的ΙΤ0薄膜的沉積方法包括以下步驟:S100:利用射頻(RF)和直流(DC)共濺射在基片表面沉積一層ΙΤ0緩沖層。其中，基片可為GaN薄膜，也可為GaAs薄膜、GdS薄膜或Si02薄膜等。磁控濺射的成膜機理為:反應腔室中的工藝氣體在一定的電壓下放電產生等離子體，等離子體轟擊靶材產生濺射粒子，濺射粒子沉積在基片的表面，形成薄膜。步驟S100通過RF和DC共濺射(即在靶材上同時施加RF偏壓和DC偏壓)在基片表面沉積一層Ι??緩沖層。由于RF偏壓的感應，在靶材周圍產生了大量帶電粒子，大大增加了靶材周圍濺射粒子的電流密度，與純粹的DC濺射相比，同等功率下，大幅度減小了啟輝電壓和濺射過程中靶材的偏壓，從而減小了濺射粒子的能量，降低了濺射粒子在基片上沉積時的轟擊力度，進而有效降低了濺射粒子對基片表面造成的損傷，防止了濺射粒子對基片表面的摻雜結構的破壞。此外，在直流磁控濺射過程中，靶材容易發生“中毒”而產生節瘤，本專利技術中的RF和DC共濺射可有效降低靶材“中毒”的幾率。步驟S100中，靶材的偏壓直接影響到濺射粒子的能量。靶材偏壓越大，濺射粒子的能量越高，沉積時對基片表面的轟擊力度越大；靶材偏壓越小，濺射粒子的能量越低，沉積時對基片表面的轟擊力度越小。為了避免濺射粒子對基片表面造成損傷，作為優選，靶材的偏壓為-5V?-150V。步驟S100中，RF功率和DC功率可調，通過調整RF功率和DC功率的比值可調整靶材的偏壓。一般情況下，RF功率越大，靶材的偏壓越小；DC功率越小，靶材的偏壓也越小。為了保證靶材的偏壓維持在較低的水平，步驟S100中，RF功率為100W?600W，DC功率為5W ?50ffo步驟S100中，所沉積的ΙΤ0緩沖層會受到基片表面的偏壓的影響。如基片表面的偏壓會影響所沉積的Ι??緩沖層的應力，一般情況下，基片表面的偏壓越小，沉積的ΙΤ0緩沖層的應力越低。因此，在磁控濺射過程中應盡量將基片表面的偏壓調至最低。RF功率會在基片上產生一個正向偏壓，DC功率會在基片上產生一個負向偏壓，通過調整RF功率和DC功率的比值可使基片表面的偏壓為零或者很小。在其中一個實施例中，當RF功率為300W，DC功率為10W時，基片表面的偏壓為0V?5V。需要說明的是，在步驟S100中，還可通過調整ΙΤ0緩沖層沉積時的薄膜溫度、氧含量、沉積速率和沉積時間等工藝參數來調整ΙΤ0緩沖層的厚度和電學性質，從而達到降低ΙΤ0本文檔來自技高網...

【技術保護點】
一種ITO薄膜的沉積方法，其特征在于，包括以下步驟：S100，利用射頻和直流共濺射在基片表面沉積ITO緩沖層；S200，利用直流濺射在所述ITO緩沖層表面沉積ITO薄膜層。

【技術特征摘要】

【專利技術屬性】
技術研發人員：耿波，王厚工，趙夢欣，文莉輝，夏威，陳鵬，劉建生，丁培軍，
申請(專利權)人：北京北方微電子基地設備工藝研究中心有限責任公司，
類型：發明
國別省市：北京;11