集成肖特基二極管的SiCJFET器件及其制作方法技術

本發明專利技術公開了集成肖特基二極管的SiC?JFET(結型場效應晶體管)器件，其有源區的原胞結構從下至上依次為漏極、SiC襯底、buffer層、n?漂移層、左右對稱設置的兩個p+阱層、n溝道層、n溝道層兩側左右對稱設置的兩個p+區、從左至右依次對稱設置的p+區，n++區，p+區，p+區，n++區和p+區、從左至右依次對稱設置的源極，柵極，肖特基接觸，柵極和源極；源極設置在的原胞結構左右兩側相鄰的p+區和n++區上方，柵極設置在原胞結構左右兩側的中部p+區上方，肖特基接觸設置在有源區中原胞結構的部分中部n區上方，在原胞結構中其他部分n區上方無肖特基接觸。本申請提出了集LJFET與VJFET于一體的，并且集成了肖特基二極管的SiC?JFET器件，并提供了制作方法。

Integrated Schottky diode SiCJFET device and manufacturing method thereof

The present invention discloses integrated Schottky diode SiC JFET (junction field effect transistor) device, the original cell structure of the active region from the bottom to the top is a drain, SiC substrate, buffer layer, n layer, drift symmetrical set of two p+ well layer, N channel layer, N channel layer two side symmetrical set of two p+, from left to right are symmetrically arranged in p+ District, n++ District, p+ District, p+ District, n++ district and p+ District, from left to right: symmetrical source, gate, contact Schottky, gate and source; source set cell in the structure around the top of p+ area and n++ area on both sides of the adjacent gate, is arranged above the central region of p+ cell structure on both sides of the contact set in the central part of Schottky n over the central cell structure of the active region, the cell structure in other parts of the N region above the Schottky contact. The application provides a set of LJFET and VJFET in one, and integrate SiC JFET devices Schottky diode, and provides a method of making.

【技術實現步驟摘要】
集成肖特基二極管的SiCJFET器件及其制作方法
本專利技術屬于半導體領域，具體涉及一種集成肖特基二極管的SiCJFET器件及其制作方法。
技術介紹
相比于SiCMOSFET受柵介質性能和可靠性的影響，SiCJFET因無MOS柵結構，具有更高的魯棒性。已經有報道顯示SiCJFET在500℃的結溫下能夠正常工作10000小時。這是目前SiC甚至是寬禁帶半導體功率器件在高溫應用方面的最高報道，體現了SiC器件極其優越的耐高溫性能。相比之下，MOSFET的高溫應用目前還沒有超過250℃。目前，比較常見的JFET有兩種，橫向溝道的LJFET和垂直溝道的VJFET。LJFET因是橫向溝道器件，不適用于高壓大功率應用，一般用于SiCIC電路。而VJFET是縱向器件，適合于高壓大電流的應用場景。當前的功率JFET器件多為溝槽結構VJFET，如專利US7763506，CN200580023029.0，CN201310187771.1等中公開的VJFET。現有技術中的VJFET基本原胞結構如圖1所示，通過控制柵電極電壓，調節臺面兩側pn結耗盡區寬度，夾斷溝道，實現對器件的開關操作。臺面寬度的大小根據閾值電壓設計。溝槽結構JFET的工藝難度比較大，特別是溝槽的刻蝕，溝道寬度的控制以及由此帶來的閾值電壓的一致性控制等都非常困難。另外，在很多的應用情況，如在全橋應用中，晶體管需要反并聯一個續流二極管一起工作，如目前常用的硅IGBT模塊，都反并聯了快恢復二極管作為續流二極管。如果在一個器件中集成了續流二極管，那么不僅提高了芯片的集成度，同時也有效的降低了芯片成本。
技術實現思路
針對現有技術中存在的問題，本專利技術的目的在于提供一種集成肖特基二極管的SiCJFET器件，其有效解決了現有技術中存在的問題。本專利技術的另一目的在于提供一種制作集成肖特基二極管的SiCJFET器件的方法。為實現上述目的，本專利技術采用以下技術方案：集成肖特基二極管的SiCJFET器件，所述SiCJFET器件有源區的原胞結構從下至上依次為漏極、SiC襯底、buffer層、n-漂移層、左右對稱設置的兩個p+阱層、n溝道層、從左至右依次對稱設置的p+區，n++區，p+區，p+區，n++區和p+區、從左至右依次對稱設置的源極，柵極，肖特基接觸，柵極和源極；其中，所述源極設置在的原胞結構左右兩側相鄰的p+區和n++區上方，所述柵極設置在原胞結構左右兩側的中部p+區上方，所述肖特基接觸設置在有源區中原胞結構的部分中部n區上方，在原胞結構中其他部分n區上方是介質和柵極互聯金屬。進一步，所述源極與所述p+阱層電連接。進一步，所述源極與所述肖特基二極管電連接。進一步，所述SiCJFET器件有源區中部分原胞結構的部分中間n區上部無肖特基接觸，而是介質，在介質上方淀積金屬形成原胞之間柵極互聯金屬。進一步，原胞的平面結構是矩形、條形或六角形，肖特基二極管分布在源區周圍的所有邊上或部分邊上。進一步，所述SiCJFET器件集成的肖特基二極管是不帶場板結構或部分金屬在介質上部的場板結構。一種制作集成肖特基二極管的SiCJFET器件的方法，所述方法包括如下步驟：1)在外延材料上做上掩膜，然后進行離子注射直至形成左右對稱的兩個p+阱層，之后去除掩膜；2)利用二次外延的方式形成LJFET的溝道；3)分別制作掩膜，用離子注入的方式分別形成源極n++和p+區、柵極p+區；4)再進行離子注入，形成源極與p+阱層互聯的p+區，同時也形成場限環形式的p+環結終端結構；然后進行高溫退火，激活注入的離子；5)進行犧牲氧化，去掉表面的一層SiC層；再進行熱氧化，表面生長一層SiO2層進行鈍化保護；在源電極窗口和柵電極窗口分別腐蝕掉SiO2層，淀積歐姆接觸金屬，進行退火，形成歐姆接觸；6)使用光刻、腐蝕工藝去除肖特基接觸窗口上的介質；淀積金屬，并用光刻、腐蝕工藝去除肖特基接觸窗口和柵互聯窗口區域以外的金屬，并且這兩個窗口不連通；然后進行快速退火，在肖特基窗口上與SiC形成肖特基接觸，在柵互聯窗口形成原胞之間柵極的互聯；7)淀積厚鈍化層，并在源極、肖特基電極區域、柵電極壓塊區域開窗口；8)做上厚的電極金屬，肖特基電極和源極互聯在一起為同一塊壓塊金屬，形成所有原胞的肖特基電極和源極的互聯，并與柵電壓塊隔離；便于器件應用時的封裝。進一步，步驟1)中的在外延材料上做的掩膜為SiO2掩膜。進一步，步驟3)中制作掩膜的為光刻膠或介質，n++區注入的為N或P離子，p+區注入的為Al離子。進一步，步驟4)中高溫退火前在器件表面淀積一層碳層進行保護，退火后用等離子體刻蝕或熱氧化的方式去除該碳層。進一步，步驟5)中熱氧化生長的SiO2層的厚度為10-100nm。進一步，步驟6)中肖特基接觸窗口上沉積的金屬為Ti、或Ti/Al，Ti/Ni兩層金屬或多層金屬，最下層金屬為Ti。本專利技術具有以下有益技術效果：本申請針對當前SiCVJFET器件的問題，和使用時需要反并聯二極管的不足；提出了集LJFET與VJFET與一體的，并且集成了具有高浪涌能力的肖特基二極管的SiCJFET器件，并提供了制作方法。本申請的原胞結構可以是矩形、條形或六角形等多種結構，肖特基二極管可以是分布在源區周圍的所有邊上，如圖3a所示；也可以是部分邊上，如圖3b所示。原胞的部分區域截面圖AA'如圖2a、2b所示，中間區域有肖特基接觸；原胞的其他部分區域截面圖BB'如圖2c所示，中間區域無肖特基接觸，而是介質，在介質上方淀積金屬形成原胞之間柵極互聯金屬。結終端結構可以是場限環結構、JTE結構或其他結構。集成了LJFET結構與VJFET結構，利用LJFET結構的柵電極控制橫向溝道的導通和耗盡，再通過縱向JFET區進行導電。源極與P+阱電學相連，在器件高反向偏置電壓下可以有效耗盡縱向導電JFET區，改善器件的耐壓能力。同時也降低了肖特基區域的電場強度，增加了肖特基二極管的耐壓性能。原胞中集成了一個肖特基二極管，肖特基二極管與源電極電學相連，同時肖特基二極管的P+區也部分的直接與P+阱電學相連。在浪涌條件下，P+區及P+阱的空穴大量注入到漂移區，大大減少了導通電阻，因此能夠極大地提高肖特基二極管的浪涌能力。JFET與肖特基二極管構成反并聯的電路結構，實現了在一個芯片內的集成。可以有效增加器件的功率密度和可靠性，減少封裝的模塊或系統的體積和費用。附圖說明圖1為現有技術中SiCVJFET結構；圖2a為本專利技術的JFET器件的原胞平面結構示意圖；圖2b為本專利技術的JFET器件的另一實施例的原胞平面結構示意圖；圖2c為本專利技術的JFET器件的電路圖；圖3a為本專利技術的JFET器件的原胞結構(中間n區有肖特基接觸，即圖2a或2b中截面AA’部分)的結構示意圖；圖3b為本專利技術的JFET器件的另一實施例的原胞結構(中間n區有肖特基接觸帶場板，即圖2a或2b中截面AA’部分)的結構示意圖；圖3c為本專利技術的JFET器件的原胞結構(中間n區無肖特基接觸，即圖2a或2b中截面BB’部分)的結構示意圖；圖4為本專利技術的JFET器件制作過程中形成p+阱層后的結構示意圖；圖5為本專利技術的JFET器件制作過程中形成LJFET溝道后的結構示意圖；圖6為本專利技術的JFET器件制作過程中形成源極n++和p+區、柵極p+區后的本文檔來自技高網...

【技術保護點】
集成肖特基二極管的SiC?JFET器件，其特征在于，所述SiC?JFET器件有源區的原胞結構從下至上依次為漏極、SiC襯底、buffer層、n?漂移層、左右對稱設置的兩個p+阱層、n溝道層、從左至右依次對稱設置的p+區，n++區，p+區，p+區，n++區和p+區、從左至右依次對稱設置的源極，柵極，肖特基接觸，柵極和源極；其中，所述源極設置在的原胞結構左右兩側相鄰的p+區和n++區上方，所述柵極設置在原胞結構左右兩側的中部p+區上方，所述肖特基接觸設置在有源區中原胞結構的部分中部n區上方，在原胞結構中其他部分n區上方是介質和柵極互聯金屬。

【技術特征摘要】
1.集成肖特基二極管的SiCJFET器件，其特征在于，所述SiCJFET器件有源區的原胞結構從下至上依次為漏極、SiC襯底、buffer層、n-漂移層、左右對稱設置的兩個p+阱層、n溝道層、從左至右依次對稱設置的p+區，n++區，p+區，p+區，n++區和p+區、從左至右依次對稱設置的源極，柵極，肖特基接觸，柵極和源極；其中，所述源極設置在的原胞結構左右兩側相鄰的p+區和n++區上方，所述柵極設置在原胞結構左右兩側的中部p+區上方，所述肖特基接觸設置在有源區中原胞結構的部分中部n區上方，在原胞結構中其他部分n區上方是介質和柵極互聯金屬。2.根據權利要求1所述的集成肖特基二極管的SiCJFET器件，其特征在于，所述源極與所述p+阱層電連接。3.根據權利要求1所述的集成肖特基二極管的SiCJFET器件，其特征在于，所述源極與所述肖特基二極管電連接。4.根據權利要求1所述的集成肖特基二極管的SiCJFET器件，其特征在于，所述SiCJFET器件有源區中部分原胞結構的部分中間n區上部無肖特基接觸，而是介質，在介質上方淀積金屬形成原胞之間柵極互聯金屬。5.根據權利要求1所述的集成肖特基二極管的SiCJFET器件，其特征在于，原胞的平面結構是矩形、條形或六角形，肖特基二極管分布在源區周圍的所有邊上或部分邊上。6.根據權利要求1所述的集成肖特基二極管的SiCJFET器件，其特征在于，所述SiCJFET器件集成的肖特基二極管是不帶場板結構或部分金屬在介質上部的場板結構。7.一種制作權利要求1-6任一所述的集成肖特基二極管的SiCJFET器件的方法，其特征在于，所述方法包括如下步驟：1)在外延材料上做上掩膜，然后...

【專利技術屬性】
技術研發人員：倪煒江，
申請(專利權)人：北京世紀金光半導體有限公司，
類型：發明
國別省市：北京,11