半導體裝置制造方法及圖紙

一種包括具有相同極性晶體管的半導體裝置功耗低且能夠防止輸出的電位的幅度變小。該半導體裝置，包括：具有第一電位的第一布線；具有第二電位的第二布線；具有第三電位的第三布線；具有相同極性的第一晶體管及第二晶體管；以及用來選擇是對第一晶體管及第二晶體管的柵極供應第一電位還是對第一晶體管及第二晶體管的柵極供應第三電位以及用來選擇是否對第一晶體管及第二晶體管的漏極端子供應一個電位的多個第三晶體管。第一晶體管的源極端子與第二布線連接，并且第二晶體管的源極端子與第三布線連接。

Semiconductor device

A semiconductor device including the same polarity transistor has a low power dissipation and a smaller amplitude of potential to prevent output. The semiconductor device includes a first wiring layer having a first potential; with second potential second wiring; with third potential third wiring; having the same polarity of the first transistor and the two transistor; and is used to select on the first transistor and the two transistor gate supply potential of the first or the first transistor and the two transistor gate supply third potential and used to select whether the first transistor and the two transistor drain terminal supply a potential more than third transistors. The source terminal of the first transistor is connected with the second wiring, and the source terminal of the second transistor is connected with the third wiring.

【技術實現步驟摘要】
半導體裝置
本專利技術涉及一種包括具有相同極性的晶體管的電路以及諸如包括上述電路的半導體顯示裝置等半導體裝置。
技術介紹
為了降低底板(電路板)的成本，作為諸如液晶顯示裝置、EL顯示裝置等半導體顯示裝置，與包括互補金屬氧化物半導體(CMOS)相比，更優選包括具有相同極性的半導體。專利文獻1及專利文獻2公開了一種由具有相同極性的晶體管構成用于半導體顯示裝置的驅動電路的諸如反相器、移位寄存器等各種電路的技術。[參考文獻][專利文獻1]日本專利申請公開2001-325798號公報[專利文獻2]日本專利申請公開2010-277652號公報
技術實現思路
作為由非晶硅或氧化物半導體晶體管構成的半導體顯示裝置，可以使用第五代(寬1200mm×長1300mm)或第五代之后的玻璃襯底。因此這種半導體裝置具有高生產率且低成本的優點。但是，包括非晶硅或氧化物半導體晶體管通常具有相同極性并容易變為常導通(normally-on)。并且，由具有相同極性的晶體管構成的電路有當晶體管為常導通時功耗增大或者電位輸出的幅度變小等的問題。例如，在專利文獻2的圖10所公開的電路中，晶體管Q2的源極端子的電位被固定為低電位VSS。如果晶體管Q2為常截止(normally-off)，當晶體管Q2的柵極被施加低電位VSS時晶體管Q2截止。但是，當晶體管Q2為常導通時，即使晶體管Q2的柵極被施加低電位VSS，相對于源極端子的柵極的電壓(柵電壓)仍高于晶體管Q2的閾值電壓。因此，晶體管Q2不是截止而是導通。當晶體管Q2在應該為截止時導通時，無用的電流流過電路而導致消耗電流增大。再者，上述無用的電流使流過用來對電路供應電位(例如，在專利文獻2的圖10的情況下，低電平的電位VSS或時鐘信號CLKA的高電平電位VDD及低電平電位VSS)的布線的電流增大。并且，上述布線的電阻使被供應電位VDD的布線的電位降低，并使被供應電位VSS的布線的電位上升。其結果，從電路輸出的電位的幅度小于電位VDD與電位VSS之間的電位差(理想的電位差)。尤其是，在半導體顯示裝置的像素部中，當對與多個像素連接的被稱為總線的布線(例如，掃描線或信號線)供應從電路輸出的電位時，用來控制從電路輸出電位的晶體管(例如，專利文獻2的圖10中的晶體管Q2)需要具有較大的電流供給能力。因此，在很多情況下，將該晶體管的溝道寬度W設定為大于電路中的其他晶體管的溝道寬度W。晶體管的漏極電流與溝道寬度W成正比。因此，在將常導通晶體管的溝道寬度W設定為大的情況下，當常導通晶體管應該截止時，流過常導通晶體管的電流比其他晶體管的電流大。因此，流過電路的無用的電流增大而導致上述功耗增大或輸出的電位的幅度縮小等顯著地發生。鑒于上述技術背景，本專利技術的目的之一是提供一種低功耗的半導體裝置。此外，本專利技術的目的之一是提供一種能夠防止輸出的電位的幅度變小的半導體裝置。根據本專利技術的一個方式的半導體裝置是一種電路，該電路包括多個晶體管，并且通過使上述多個晶體管分別為導通或截止來選擇性地輸出高電位或低電位。在本專利技術的一個方式中，在多個晶體管中，通過不同布線對輸出側的晶體管的源極端子及對其他晶體管的源極端子供應的電位。并且，當用來將電位供應給其他晶體管的源極端子的布線的電位通過上述其他晶體管供應給輸出側晶體管的柵極時，輸出側晶體管截止。上述結構可以使輸出側晶體管的柵極與源極端子彼此電分離。因此，即使輸出側晶體管為常導通而使用來將電位供應給輸出側晶體管的源極端子的布線的電位發生變化，用來將電位供應給輸出側晶體管的柵極端子的布線的電位與上述變化無關。因此，當因輸出側晶體管的漏極電流使輸出側晶體管的源極端子的電位發生變化時，可以使輸出側晶體管的柵電壓接近于閾值電壓，即，能夠進行負反饋。因此，即使輸出側晶體管為常導通，該晶體管可以在應該截止時截止。在本專利技術的一個方式中，可以提供一種低功耗的由具有相同極性的晶體管構成的半導體裝置。此外，在本專利技術的一個方式中，可以提供一種能夠防止輸出的電位的幅度變小的半導體裝置。附圖說明圖1A和1B示出半導體裝置的結構；圖2示出脈沖發生器的結構；圖3是脈沖發生器的時序圖；圖4示出移位寄存器的結構；圖5是移位寄存器的時序圖；圖6示意性地示出第j脈沖發生器200_j；圖7A示出脈沖發生器(比較例)的結構，圖7B示出電位GROUT的波形；圖8A和8B示出脈沖發生器的結構；圖9A和9B示出脈沖發生器的結構；圖10示出脈沖發生器的結構；圖11示出反相器的結構；圖12是驅動電路及像素的截面圖；圖13A至13D是晶體管的截面圖；圖14示出面板的結構；圖15A至15E示出電子設備。具體實施方式參照附圖對本專利技術的實施方式進行詳細說明。注意，本專利技術不局限于以下說明。所屬
的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本專利技術的宗旨及其范圍的情況下可以被變換為各種各樣的形式。因此，本專利技術不應該被解釋為僅限定于以下所示的實施方式的說明中。注意，本專利技術可以用來制造任何種類的半導體裝置，諸如微處理器、圖像處理電路、數字信號處理器(DSP：DigitalSignalProcessor)、微控制器等的集成電路、RF標簽以及半導體顯示裝置等。半導體顯示裝置的范疇包括液晶顯示裝置、在各像素中設置以有機發光元件(OLED)為代表的發光元件的EL顯示裝置、電子紙、數字微鏡裝置(DMD：DigitalMicromirrorDevice)、等離子體顯示面板(PDP：PlasmaDisplayPanel)及場致發射顯示器(FED：FieldEmissionDisplay)以及在驅動電路中包括由半導體膜構成的電路元件的其他半導體顯示裝置。注意，在本說明書中半導體顯示裝置的范疇包括各像素中形成有液晶元件或發光元件等顯示元件的面板以及該面板上安裝有包括控制器的IC等的模塊。實施方式1圖1A示出根據本專利技術的一個方式的半導體裝置的電路結構的一個例子。圖1A所示的半導體裝置100包括具有多個晶體管的電路101、晶體管102及晶體管103。在圖1A所示的半導體裝置100中，至少晶體管102與晶體管103具有相同極性。在圖1A中，晶體管102及晶體管103為n溝道型晶體管。電路101通過布線104及布線105被供應高電平電位VDD及低電平電位VSS。在圖1A中，通過布線104電位VDD被供應給電路101，通過布線105電位VSS被供應給電路101。另外，通過布線107信號電位Vin被供應給電路101。晶體管102的柵極和漏極端子與電路101連接。電路101根據電位Vin選擇電位VDD或電位VSS并將選擇的電位供應給晶體管102的柵極或漏極端子。布線105的電位VSS被供應給晶體管102的源極端子。另外，晶體管的“源極端子”是指為活性層的一部分的源區或者與活性層連接的源電極。同樣地，晶體管的“漏極端子”是指為活性層的一部分的漏區或者與活性層連接的漏電極。另外，晶體管103的柵極及漏極端子與電路101連接。電路101根據電位Vin選擇電位VDD或電位VSS并將選擇的電位供應給晶體管103的柵極或漏極端子。晶體管103的源極端子通過布線106被供應電位VEE。電位VEE是低于電位VDD的低電平電位。并且，電位VEE優選為與電位VSS相等或者高本文檔來自技高網...

【技術保護點】
一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；具有相同極性的第一晶體管和第二晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的柵極和所述第二晶體管的柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線。

【技術特征摘要】
2011.08.29 JP 2011-1856141.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；具有相同極性的第一晶體管和第二晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的柵極和所述第二晶體管的柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線。2.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；具有相同極性并且包含彼此連接的柵極的第一晶體管和第二晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的所述柵極和所述第二晶體管的所述柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線。3.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；具有相同極性的第一晶體管和第二晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的柵極和所述第二晶體管的柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線，以及其中，所述多個第三晶體管具有與所述第一晶體管和所述第二晶體管相同的極性。4.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；具有相同極性并且包含彼此連接的柵極的第一晶體管和第二晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的所述柵極和所述第二晶體管的所述柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線，以及其中，所述多個第三晶體管具有與所述第一晶體管和所述第二晶體管相同的極性。5.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；第三布線，被供應第三電位；具有相同極性的第一晶體管、第二晶體管和第三晶體管；以及多個第四晶體管，用于對所述第一晶體管的柵極和所述第二晶體管的柵極施加所述第二電位和所述第三電位中的一個，以及對所述第三晶體管的柵極施加所述第二電位和所述第三電位中的另一個，其中，所述第一晶體管的源極端子連接到所述第一布線，所述第二晶體管的源極端子連接到所述第二布線，所述第三晶體管的源極端子連接到所述第一晶體管的漏極端子，以及所述第三晶體管的漏極端子連接到所述第三布線。6.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；第三布線，被供應第三電位；具有相同極性的第一晶體管、第二晶體管和第三晶體管；以及多個第四晶體管，用于對所述第一晶體管的柵極和所述第二晶體管的柵極施加所述第二電位和所述第三電位中的一個，以及對所述第三晶體管的柵極施加所述第二電位和所述第三電位中的另一個，其中，所述第一晶體管的源極端子連接到所述第一布線，所述第二晶體管的源極端子連接到所述第二布線，所述第三晶體管的源極端子連接到所述第一晶體管的漏極端子，以及所述第三晶體管的漏極端子連接到所述第三布線，以及其中，所述多個第四晶體管具有與所述第一晶體管、所述第二晶體管和所述第三晶體管相同的極性。7.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；第一n溝道晶體管和第二n溝道晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的柵極和所述第二晶體管的柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線，以及其中，所述第一電位等于所述第二電位。8.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；包含彼此連接的柵極的第一n溝道晶體管和第二n溝道晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的所述柵極和所述第二晶體管的所述柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線，以及其中，所述第一電位等于所述第二電位。9.一種半導體裝置，包括：第一布線，被供應第一電位；第二布線，被供應第二電位；第一n溝道晶體管和第二n溝道晶體管；以及多個第三晶體管，用于控制對所述第一晶體管的柵極和所述第二晶體管的柵極供應所述第二電位，其中，所述第一晶體管的源極端子連接到所述第一布線，以及所述第二晶體管的源極端子連接到所述第二布線，以及其中，所述第一電位高于所述第二電位。10.一種半導體裝置，包括：...

【專利技術屬性】
技術研發人員：小山潤，
申請(專利權)人：株式會社半導體能源研究所，
類型：發明
國別省市：日本,JP