半導體封裝構造制造技術

本實用新型專利技術公開一種半導體封裝構造。所述半導體封裝構造包含一基板；一芯片單元，通過多個導電的柱狀凸塊設于所述基板的一表面上，所述柱狀凸塊連接所述芯片單元的一有源表面，其中相鄰柱狀凸塊的間距介于50至150微米之間；以及一底膠，涂布于所述芯片單元與所述基板之間。由于前述芯片單元是由半導體晶圓預先涂布有底膠再切割而成，故后續組裝于基板時，底膠能完整填充于芯片單元與基板之間，而不會產生底膠填充不完全的情形。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及ー種封裝構造，特別是有關于ー種可避免底膠填充不全的半導體封裝構造。
技術介紹
現今，半導體封裝產業發展出各種不同型式的封裝構造，以滿足各種需求。而一般來說，配合圖I所示，倒裝芯片(flip chip)封裝制程主要是在ー芯片91的有源表面先設置多個導電用的凸塊92，再將所述芯片91翻轉，使其有源表面通過凸塊92設置于一基板90上，接著再從所述芯片91側邊將底膠93填充于所述芯片91與所述基板90之間，以增強整體連接結構。前述的底膠93的材料通常使用環氧樹脂(Epoxy)，所述底膠93主要是利用毛 細作用原理被涂抹在芯片91的邊緣，進而滲透到芯片91與基板90，然后加熱予以固化(cured),能有效提聞整體封裝構造的結構強度,從而提聞芯片91的使用壽命。然而，根據產品需求，所述芯片91的有源表面上的凸塊92有時會排布較為緊密，使得凸塊92之間的間距過小，導致填充所述底膠93時，所述底膠93無法透過毛細作用完全填滿芯片91與基板90之間的空間，或可能產生氣泡930，如此ー來，整體封裝構造的結構強度就會受到不良影響。故，有必要提供一種半導體封裝構造，以解決現有技術所存在的問題。
技術實現思路
本技術的主要目的在于提供一種半導體封裝構造，其芯片單元是由半導體晶圓預先涂布底膠再切割而成，使得芯片單元組裝于基板時，底膠可完整填充于芯片單元與基板之間，可解決現有技術因為連接芯片單元與基板的柱狀凸塊的間距過小導致后續底膠填充不易的技術問題。為達成前述目的，本技術提供一種半導體封裝構造，所述半導體封裝構造包含一基板；一芯片單元，通過多個導電的柱狀凸塊設于所述基板的一表面上，所述柱狀凸塊連接所述芯片単元的一有源表面，其中相鄰柱狀凸塊的間距介于50至150微米之間；以及ー底膠，涂布于所述芯片單元與所述基板之間。在本技術的一實施例中，所述柱狀凸塊為選自銅、金、錫或鎳的金屬柱狀凸塊結構。在本技術的一實施例中，所述柱狀凸塊是一金屬復合柱狀凸塊結構。在本技術的一實施例中，每一所述柱狀凸塊高度介于10至90微米之間。在本技術的一實施例中，所述基板是ー小型多層印刷電路板。在本技術的一實施例中，所述底膠是熱固性材料。在本技術的一實施例中，所述底膠是環氧樹脂。在本技術的一實施例中，所述芯片単元的邊緣處涂布有補強膠。在本技術的一實施例中，所述補強膠是環氧樹脂。附圖說明圖I是ー現有通過倒裝芯片エ藝所制成的封裝構造的結構示意圖。圖2是本技術一較佳實施例的半導體晶圓的結構示意圖。圖3A是本技術第一實施例的半導體芯片的結構示意圖。圖3B是本技術第二實施例的半導體芯片的結構示意圖。圖4是本技術一較佳實施例的半導體封裝構造的結構示意圖。具體實施方式為讓本技術上述目的、特征及優點更明顯易懂，下文特舉本技術較佳實施例，并配合附圖，作詳細說明如下。再者，本技術所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本技術，而非用以限制本技術。請參照圖2所示，其概要掲示本技術第一實施例半導體晶圓的結構示意圖，所述的半導體晶圓為本技術的半導體封裝構造的制造過程中的半成品。本技術所揭不半導體晶圓包含一晶圓本體10、多個柱狀凸塊(bump) 11以及一底I父12。所述的晶圓本體10的一第一表面布設有數個集成電路的區塊，用以對應集成電路區塊來切割成數個芯片單元，所述晶圓本體10的第一表面即為所述芯片単元的有源表面。所述柱狀凸塊11為可導電的金屬基材，對應集成電路的設計而布設于所述晶圓本體10的第一表面上，所述柱狀凸塊優選是選自銅、金、錫或鎳的金屬柱狀凸塊結構，或者是選自銅、金、錫及鎳的任一組合的金屬復合柱狀凸塊結構；再者，每一所述柱狀凸塊11高度優選是小于90微米，例如介于10至90微米之間；且其中兩相鄰所述柱狀凸塊11的間距優選小于150微米，例如介于50至150微米之間。所述底膠12則是涂布于所述晶圓本體10的第一表面上。所述底膠12優選是熱固性材料，例如環氧樹脂(Epoxy)。值得注意的是，本實施例有別于一般底膠在封裝制程的設置順序，本技術的所述底膠12是在晶圓本體10切割成芯片單元前，SP涂布于晶圓本體10的表面上。請進一歩參考圖3A示，所述的半導體晶圓接著會通過切割エ藝而被切割成數個芯片單元100，其中，所述多個導電的柱狀凸塊11設于所述芯片単元100的一有源表面上；所述底膠12涂布于所述芯片単元100的有源表面上；再者，所述底膠12涂布厚度高于所述柱狀凸塊11而覆蓋所述柱狀凸塊11。又或者，如圖3B所示，所述底膠12的涂布厚度略低于所述柱狀凸塊11，使得姆一所述柱狀凸塊11的一端自所述底膠12的一外表面裸露出。在其他可能的實施例中，所述底膠12可以是在晶圓本體10切割成芯片單元100之后再涂布于芯片單元100的有源表面上。接著，進ー步參考圖4所示，每一所述芯片単元100經過翻轉而通過所述柱狀凸塊11與所述底膠12設置于一基板13上，接著通過加熱步驟使所述底膠12固化(cured)，因而得以強化所述芯片単元100、所述柱狀凸塊11與所述基板13之間的結構強度，此即可初步完成倒裝芯片エ藝的流程。其中所述基板13是用于承載芯片及制作封裝體的小型多層印刷電路板，優選是選自玻璃纖維及環氧樹脂所共同構成的構件。在其他實施例中，每一所述芯片単元100經過翻轉而通過所述柱狀凸塊11與所述底膠12設置于一基板13之后，所述芯片単元100的邊緣處可進ー步涂布有補強膠，以更進一步補強所述芯片単元100與所述基板13之間的連接結構強度，補強膠與所述底膠12相同，優選是熱固性材料，例如環氧樹脂(Epoxy)。由上述說明可知，本技術所提供的一種半導體封裝構造成品主要是包括由一芯片單元的有源表面連接多個間距小于150微米且高度小于90微米的金屬柱狀凸塊結構，進而通過所述金屬柱狀凸塊結構設于小型多層印刷電路板的表面上，同時所述芯片單元、所述金屬柱狀凸塊結構與所述小型多層印刷電路板之間的空隙填滿熱固性材料(環氧樹脂)，并且芯片單元的邊緣處涂布有補強膠。有別于現有倒裝芯片的制造流程，本技術的所述晶圓本體10在未進行切割之前(或是所述晶圓本體10切割成所述芯片単元100而尚未組裝于所述基板13之前)，即先進行了所述底膠12的涂布，如此ー來，當所述晶圓本體10后續被切割成所述芯片単元100并通過壓合エ藝設置于所述基板13上時，所述底膠12可受到擠壓而確實填滿芯片單元100與所述基板13之間的空間以及相鄰所述柱狀凸塊11之間的縫隙，可避免傳統封裝制程受限于相鄰柱狀凸塊之間的間距過小而導致無法完全通過毛細作用來將底膠填滿于芯片與基板之間的缺失。綜上所述，本實施新型主要是提供一種半導體封裝構造，其在制造過程中晶圓本體上在設置導電的柱狀凸塊后，先行涂布底膠(或是在晶圓本體切割成芯片單元后再涂布底膠)，才進行后續切割與裝設于基板的動作，由于所述晶圓本體(或芯片單元)預先涂布有底膠，后續當芯片單元組裝于基板時，底膠可受壓合力道的推擠而完整填充于芯片單元與基板之間，而解決現有僅依靠毛本文檔來自技高網...

【技術保護點】
一種半導體封裝構造，其特征在于：所述半導體封裝構造包含：一基板；一芯片單元，通過多個導電的柱狀凸塊設于所述基板的一表面上，所述柱狀凸塊連接所述芯片單元的一有源表面，其中兩相鄰柱狀凸塊的間距介于50至150微米之間；以及一底膠，涂布于所述芯片單元與所述基板之間。

【技術特征摘要】
1.一種半導體封裝構造，其特征在于所述半導體封裝構造包含 一基板； 一芯片單元，通過多個導電的柱狀凸塊設于所述基板的一表面上，所述柱狀凸塊連接所述芯片單元的一有源表面，其中兩相鄰柱狀凸塊的間距介于50至150微米之間；以及 一底膠，涂布于所述芯片單元與所述基板之間。2.如權利要求I所述的半導體封裝構造，其特征在于所述柱狀凸塊為選自銅、金、錫或鎳的金屬柱狀凸塊結構。3.如權利要求I所述的半導體封裝構造，其特征在于所述柱狀凸塊是一金屬復合柱狀凸塊結構。4...

【專利技術屬性】
技術研發人員：張效銓，蔡宗岳，賴逸少，
申請(專利權)人：日月光半導體制造股份有限公司，
類型：實用新型
國別省市：