裂縫停止結構制造技術

本發明專利技術公開了一種具有裂縫停止結構的半導體結構。半導體結構包含底材、集成電路與切割道。底材具有切割道區與電路區。集成電路設置在電路區中。切割道設置在切割道區中并包含位在底材中且鄰近電路區的裂縫停止溝槽。裂縫停止溝槽與電路區的一側平行并填有柵格形式的一復合材料。

【技術實現步驟摘要】

本專利技術大致上涉及ー種新穎的裂縫停止結構，以及在切割道中形成裂縫停止結構的方法。特別是涉及ー種復合材料的裂縫停止結構，以及在切割道中形成此等復合材料的裂縫停止結構的方法。
技術介紹
半導體制造商一直以來都試圖要縮小集成電路(IC)中晶體管的尺寸來改進其芯片效能，此舉將能同時增加器件的速度與密度。對次微米科技而言，電阻電容的延遲效應(RC delay)變成了影響器件效能的主因。為了進一歩的改良，半導體集成電路制造商被迫要改用新的材料，以期借由降低互連結構的線電阻，或是借由降低層間介電層(ILD)的電容·來減少電阻電容延遲。目前業界以利用銅(電阻值比鋁要低上約30%)來取代鋁互連結構的作法而顯著的改善了此問題，如進ー步以其它的低介電值材料來進行取代，對此問題又將可有進ー步的改良。在現有技術的鋁互連技術中，鋁會形成自我保護鈍化的氧化層，所形成的裂縫停止結構可避免裂縫穿越后段エ藝(BEOL)的介電質而進入集成電路芯片區。然而，使用低介電值材料的缺點之ー在于，幾乎所有低介電值材料的機械強度皆會比習用的氧化硅介電質(如氟硅玻璃FSG或未摻雜硅玻璃USG)來得低。使用低介電值材料的另ー個問題在于其黏著能力。不論是兩相鄰低介電值層結構之間的界面，或是ー低介電值層結構與另ー其它不同的介電層結構之間的界面，其皆無法達到接下來晶圓處理工藝的需求，如晶圓切割動作，其通常為對半導體晶圓進行機械性切割而切成多個獨立的集成電路芯片。現今的切晶技術已有相當高程度的開發。切晶步驟的其中ー個限制在于，裂縫會從切割線側向延伸到半導體與絕緣材質中。由于這些裂縫，水氣與污染物可以輕易穿過有源電路區并使得電子器件的效能開始嚴重劣化。就算是現在，裂縫的產生對于電路芯片的微型化而言，依舊是エ藝中最重要的限制。此外，由于裂縫在熱與機械應カ的影響下容易成長并擴散，因而最終危及集成電路的功能性，因故這些裂縫存在也代表了對于可靠度的高風險性。目前業界已發現在進行切晶エ藝期間或之后，低介電值層結構之間會有所謂的界面脫層(interface de-lamination)現象發生,使得集成電路芯片的效能劣化。有鑒于上述缺失，目前業界仍需解決因為切晶エ藝所導致的介電結構間界面脫層現象的不良傳播等問題。
技術實現思路
在本專利技術的第一方面，提出了ー種具有裂縫停止結構的半導體結構。此半導體結構包含底材、集成電路與切割道。底材具有切割道區與電路區。集成電路設置在電路區中。切割道設置在切割道區中并包含位在底材中且鄰近電路區的裂縫停止溝槽。裂縫停止溝槽與電路區的ー側平行并填有柵格形式的復合材料，以形成一條裂縫停止結構。在本專利技術的ー實施態樣中，復合材料包含金屬和絕緣材料。在本專利技術的另ー實施態樣中，復合材料包含第一絕緣材料和第二絕緣材料。在本專利技術的另ー實施態樣中，金屬包含銅、鋁、鎢中的至少ー個。絕緣材料則包含多孔性低介電值材料、聚酰亞胺(polyimide)、氧化娃、氮化娃、及氮氧化娃中的至少ー個。在本專利技術的另ー實施態樣中，金屬呈多條的長條狀結構。在本專利技術的另ー實施態樣中，半導體結構更包含位于切割道區中的測試墊(testpad),而使得裂縫停止溝槽位于測試墊與電路區之間。在本專利技術的另ー實施態樣中，半導體結構更包含圍繞著集成電路的保護圈結構I guard ring)。 在本專利技術的另ー實施態樣中，底材另包含層間介電層、金屬間介電層、及淺溝槽隔離結構中的至少ー個，又使得裂縫停止溝槽穿過層間介電層、金屬間介電層、及溝槽隔離結構中的至少ー個而嵌在底材中。在本專利技術的另ー實施態樣中，裂縫停止溝槽的寬度至少為切割道寬度的十分之o在本專利技術的另ー實施態樣中，半導體結構更包含嵌在底材中并填有復合材料的一種側裂縫停止溝槽，而使得裂縫停止溝槽位于側裂縫停止溝槽與電路區之間。本專利技術在第二方面又提出了一種在切割道中形成裂縫停止結構的方法。首先，提供包含切割道區及電路區的基底。其次，在電路區內形成集成電路。然后，形成嵌在基底中的第一層，使得部分的第一層會位于切割道區中。繼續，形成位于基底上并蓋住集成電路與第一層之層間介電層。再來，形成嵌在層間介電層中的第二層，使得第二層也部分地位于切割道區中。接著，形成位于層間介電層上且蓋住第二層的金屬間介電層。之后，移除位于切割道區中的層間介電層以及金屬間介電層，以形成裂縫停止溝槽。接下來，在裂縫停止溝槽中填入介電材料，以形成裂縫停止結構。在本專利技術的ー實施態樣中，介電材料包含多孔性低介電值材料、聚酰亞胺、氧化硅、氮化硅及氮氧化硅中的至少ー個。在本專利技術的另ー實施態樣中，裂縫停止溝槽的寬度至少為切割道寬度的十分之o在本專利技術的另ー實施態樣中，位于切割道區中的第一層具有垂直于位于切割道區中的第二層的方向，以形成金屬柵格。在本專利技術的另ー實施態樣中，位于切割道區中的第一層與位于切割道區中的第二層共同排成西洋棋盤狀。在本專利技術的另ー實施態樣中，在切割道中形成裂縫停止結構的方法更包含形成位于切割道區中的測試墊，使得裂縫停止溝槽位于測試墊與電路區之間。在本專利技術的另ー實施態樣中，在切割道中形成裂縫停止結構的方法更包含形成圍繞著集成電路的保護圈結構。在本專利技術的另ー實施態樣中，在切割道中形成裂縫停止結構的方法中的移除層間介電層與金屬間介電層的步驟更包含移除位于基底中的淺溝渠隔離結構。在本專利技術的另ー實施態樣中，在切割道中形成裂縫停止結構的方法更包含移除層間介電層與金屬間介電層，進而形成側裂縫停止溝槽，以及在側裂縫停止溝槽中填入介電材料，以形成側裂縫停止結構。附圖說明圖1-8繪示出本專利技術在切割道中形成裂縫停止結構的方法。圖9繪示出具有本專利技術復合材料的裂縫停止結構的半導體結構的ー種實施方式。其中，附圖標記說明如下100 半導體結構140層間介電層101 基底141/141，第一層102 切割道區150金屬間介電層 103 電路區151/151’第二層104 金屬柵格160裂縫停止溝槽105 淺溝槽隔離結構161裂縫停止結構109 底材162介電材質110 集成電路165側裂縫停止溝槽111 保護圈結構166側裂縫停止結構121 測試墊具體實施例方式本專利技術在第一方面首先提出了一種在切割道中形成裂縫停止結構的方法。圖I至圖8即繪示出此種在切割道中形成裂縫停止結構的方法。然而，本專利技術方法中尚有多種其它可能的實施態樣，而不以此為限。首先，如圖I所示，提供一基底101。基底101可為半導性材料，例如硅，并包含有至少兩種區域，也就是切割道區102與電路區103。電路區103是用來容納集成電路，如金氧半導體(MOS)器件或閃存單元(cell)。切割道區102是用來容納切割基底101用的切割道(scribe line)。視情況需要，基底101中也可選擇性地形成有淺溝槽隔離結構(STI)。如圖2所示，由于電路區103是用來容納集成電路110的，所以集成電路110會被形成在電路區103中。視情況需要，還可以再形成保護圈結構111來圍繞并保護集成電路110。或者，在基底101上的切割道區102中則形成有測試墊121，用來測試多種的電路。如圖3所示，形成一嵌在基底101中的第一層141。特別是其中部分的第一層141會位于切割道區102中。可以使用傳統的大馬士革エ藝(damascene，又叫鑲嵌技木)來形成第一層141。例本文檔來自技高網...

【技術保護點】
一種半導體結構，其特征在于，包含：一底材，具有一切割道區與一電路區；一集成電路，設置在所述電路區中；以及一切割道，設置在所述切割道區中，并包含位在所述底材中且鄰近所述電路區的一裂縫停止溝槽，其中所述裂縫停止溝槽與所述電路區的一側平行并填有柵格形式的一復合材料。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：黃則堯，陳逸男，劉獻文，
申請(專利權)人：南亞科技股份有限公司，
類型：發明
國別省市：