裂縫停止結構及其形成方法技術

本發明專利技術公開了一種半導體結構，其含有一底材、一集成電路、及一切割道。所述底材包含一切割道區與一電路區。集成電路設于電路區內，而切割道設于切割道區內，并含有一設在底材中且鄰近電路區的裂縫停止溝槽。裂縫停止溝槽與電路區的一側平行并填有柵格形式的復合材質，以形成一裂縫停止結構。

【技術實現步驟摘要】

本專利技術關于一種裂縫停止結構及在切割道中形成裂縫停止結構的方法，特別是關于一種填有單一介電材質的裂縫停止結構及在切割道中形成此裂縫停止結構的方法。
技術介紹
半導體制造商一直以來都試著要縮小集成電路中晶體管的尺寸來改進其芯片效能，此舉將能同時增加器件的速度與密度。對次微米科技而言，電阻電容的延遲效應(RCdelay)變成了影響器件效能的主因。為了進一步 的改良，半導體集成電路制造商被迫要改用新的材料，以期藉由降低互連結構的線電阻或是藉由降低層間介電質(ILD)的電容來減少電阻電容延遲。對此問題，目前業界已藉由以銅(電阻值比鋁要低上約30% )來取代鋁互連結構的作法而達成了顯著的改善，而以其它的低介電值材料來進行取代將可有進一步的改良。在現有技藝的鋁互連技術中，鋁會形成一自我保護、鈍化的氧化層，而形成的裂縫停止結構會避免裂縫穿越后段制程(BEOL)的介電質進入集成電路芯片區。然而，使用低介電值材料的相關缺點之一在于，幾乎所有低介電值材料的機械強度皆比習用的氧化硅介電質(如氟硅玻璃FSG或未摻雜硅玻璃USG)來得低。使用低介電值材料的另一個問題在于其黏著能力。不論是兩相鄰低介電值層結構之間的界面，或是一低介電值層結構與其不同的介電層結構之間，其皆無法達到接下來晶圓處理工藝的需求，如晶圓切割等動作，其通常用來將一半導體晶圓機械性切割為多個獨立的集成電路芯片。現今業界對切晶技術已有相當高程度的開發。切晶步驟的其中一個限制在于，裂縫會從切割線側向延伸到半導體與絕緣材質中。由于這些裂縫，水氣與污染物可以輕易穿過主動電路區并使得電子器件的效能開始嚴重劣化。就算是現在，裂縫的產生相對于電路芯片的微型化而言依舊是工藝中最重要的限制。此外，由于裂縫在熱與機械應力的影響下容易成長并擴散，因而最終危及集成電路的功能性，因故這些裂縫也代表了很高的可靠性風險。目前業界已發現在進行切晶工藝期間或之后，低介電值層結構之間會有所謂的「界面脫層」現象發生，使得集成電路芯片的效能劣化。有鑒于上述缺失，目前業界仍需解決因切晶工藝所導致的介電結構間界面脫層現象的不良傳播等問題。
技術實現思路
因此，本專利技術在第一態樣提出了一種具有裂縫停止結構的半導體結構。所述半導體結構包含一底材、一集成電路、及一切割道。所述底材含有一切割道區與一電路區。所述集成電路設在所述電路區中。所述切割道設在所述切割道區中并含有一設在所述底材中鄰近所述電路區的裂縫停止溝槽。所述裂縫停止溝槽與所述集成電路的一側平行并填有一介電材質。在本專利技術一實施例中，所述半導體結構還含有設在所述切割道區內的一測試墊。在本專利技術另一實施例中,所述半導體結構還含有一保護圈結構而圍繞著所述電路區。在本專利技術另一實施例中，所述介電材質選自下列其中一材料多孔性低介電值材料、聚亞酰胺、氧化硅、氮化硅、氮氧化硅。在本專利技術另一實施例中，所述底材包含一層間介電層、一金屬間介電層、及一淺溝槽隔離結構。如此，所述裂縫停止結構會穿過所述層間介電層、所述金屬間介電層、及所述淺溝槽隔離結構的至少其中一者，而被嵌設在所述底材中。在本專利技術另一實施例中，所述裂縫停止結構的寬度至少為所述切割道寬度的十分 之一 O在本專利技術另一實施例中，所述裂縫停止溝槽包含一多層結構，且所述多層結構中的至少一層呈非平坦狀。在本專利技術另一實施例中，所述介電材質的表面低于所述切割道的表面。在本專利技術另一實施例中，所述介電材質的表面高于所述切割道的表面。在本專利技術另一實施例中，所述半導體結構還包含一側邊裂縫停止溝槽，其嵌入所述底材中并填有所述介電材質。如此一來，所述裂縫停止溝槽會設在所述側邊裂縫停止溝槽與所述集成電路之間。本專利技術在第二態樣提出了一種用來在切割道中形成裂縫停止結構的方法。首先，提供一具有一切割道區及一晶粒區的襯底。在所述電路區內形成有一集成電路。在所述襯底上形成有一層間介電層以覆蓋住所述集成電路。接著，在所述層間介電層上形成一金屬間介電層。在所述切割道區內形成一裂縫停止溝槽，其穿過所述層間介電層與所述金屬間介電層的至少其中一者；以及之后在所述裂縫停止溝槽中填入一介電材質以形成一裂縫停止結構。在本專利技術一實施例中，所述介電材質是選自下列其中一材料多孔性低介電值材料、聚亞酰胺、氧化硅、氮化硅、氮氧化硅。在本專利技術另一實施例中，所述裂縫停止結構的寬度至少為所述切割道寬度的十分之一 O在本專利技術另一實施例中，所述介電材質的表面會低于所述金屬間介電層的表面。 在本專利技術另一實施例中，所述介電材質的表面會高于所述金屬間介電層的表面。本專利技術在第三態樣中提出了一種用以在切割道中形成裂縫停止結構的方法。首先，提供一含有一切割道區、一晶粒區、及一第一溝槽的襯底。在所述電路區內形成有一集成電路。在所述襯底上形成有一層間介電層以覆蓋住所述集成電路。所述層間介電層包含設在所述切割道區內并連接著所述第一溝槽的一第二溝槽。在所述層間介電層上形成有一金屬間介電層，所述金屬間介電層包含設在所述切割道區內并連接著所述第二溝槽的一第三溝槽。之后在所述第一溝槽、所述第二溝槽、及所述第三溝槽中形成由介電材質所構成的一裂縫停止結構。在本專利技術另一實施例中，所述介電材質為氧化物。在本專利技術另一實施例中，所述裂縫停止溝槽的寬度至少為所述切割道寬度的十分之一。在本專利技術另一實施例中，所述用以在切割道中形成裂縫停止結構的方法還包含形成所述介電材質的層間介電層以部分填滿所述第一溝槽來形成所述第二溝槽，以及形成所述介電材質的金屬間介電層以部分填滿所述第二溝槽來形成所述第三溝槽并同時形成所述裂縫停止結構，使得所述第三溝槽中所述介電材質的表面低于其余所述金屬間介電層的表面。在本專利技術另一實施例中，所述用以在切割道中形成裂縫停止結構的方法還包含形成所述介電材質的層間介電層以部分填滿的第一溝槽來形成的第二溝槽、形成所述介電材質的金屬間介電層以部分填滿所述第二溝槽來形成所述第三溝槽，并在所述第三溝槽中填入所述介電材質以形成所述裂縫停止結構，使得所述介電材質的表面高于所述金屬間介電層的表面。在本專利技術另一實施例中，所述用以在切割道中形成裂縫停止結構的方法還包含在形成所述層間介電層前先在所述第一溝槽中填入所述介電材質、在形成所述金屬間介電層前先在所述第二溝槽中填入所述介電材質、以及在所述第三溝槽中填入所述介電材料以形成所述裂縫停止結構。附圖說明圖1-7描繪了一種用以在切割道中形成裂縫停止結構的方法；圖8描繪了本專利技術具有裂縫停止結構的半導體結構。其中，附圖標記說明如下101襯底121測試墊102切割道區140層間介電層103電路區141/141’第二溝槽105/105> 第一溝槽(淺溝槽隔離結構)150金屬間介電層106/107/108 介電材質151/151’ 第三溝槽109底材160裂縫停止溝槽110 集成電路 161 裂縫停止結構111 保護圈結構 165 側裂縫停止溝槽120 切割道166 側裂縫停止結構具體實施例方式本專利技術在第一態樣中提出了一種用以在切割道中形成裂縫停止結構的方法。圖1-7即繪示此方法。然而，本專利技術方法中有多種可能的實施態樣。首先，如圖1所示，方法中供有一襯底101。襯底101可為半導性材質(如硅)，且其含有至少兩個區域，即一切割道區102與一電路區103。電路區103是用來容納集成電路，如金本文檔來自技高網...

【技術保護點】
一種半導體結構，其特征在于，包含：一底材，具有一切割道區與一晶粒區；一晶粒，設置在所述晶粒區中；及一切割道，設置在所述切割道區中并包含嵌在所述底材中且鄰近所述晶粒的一裂縫停止溝槽，其中所述裂縫停止溝槽與所述晶粒的一側平行并填有一介電材質。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：黃則堯，陳逸男，劉獻文，
申請(專利權)人：南亞科技股份有限公司，
類型：發明
國別省市：