晶體管結(jié)構(gòu)及其封裝方法技術(shù)

本發(fā)明專利技術(shù)公開了一種晶體管結(jié)構(gòu)和晶體管封裝方法。該晶體管結(jié)構(gòu)包含一芯片封裝體以及二導(dǎo)腳，其中該芯片封裝體是包含一晶體管晶粒及一包覆該晶體管晶粒的封裝膠體；而該導(dǎo)腳的其中一導(dǎo)腳是電連接該晶體管晶粒的第一焊墊與第二焊墊，另一導(dǎo)腳是電連接該晶體管晶粒的第三焊墊。而可將該晶體管結(jié)構(gòu)使用于緩沖電路以并接一主動(dòng)組件或一負(fù)載，而可吸收主動(dòng)組件在高頻切換時(shí)產(chǎn)生的突波或噪聲。藉此，該晶體管結(jié)構(gòu)在封裝上可達(dá)到簡(jiǎn)化制程、縮小體積以及增加耐壓距離的功效，且可讓使用緩沖電路的電源供應(yīng)器達(dá)到提高效率及降低突波電壓的功效。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)是有關(guān)于一種，尤其是有關(guān)于一種具有二導(dǎo)腳的。
技術(shù)介紹
近年來由于電子電路的技術(shù)不斷地發(fā)展，各種電力/電子組件的保護(hù)電路被廣泛地實(shí)施于諸多應(yīng)用中。傳統(tǒng)的保護(hù)電路當(dāng)中，例如一 RCD緩沖電路，請(qǐng)參閱圖19所示，是將電阻R6與電容C12并接后，串接二極管Dll而形成一 RCD緩沖電路400。然而，該RCD緩沖電路的能量損耗很高、效率差且突波電壓值高，故采用傳統(tǒng)的RCD緩沖電路易造成半導(dǎo)體組件的損壞。因此，需要一種新穎的電子組件可取代二極管Dll以提升緩沖電路的電路保護(hù)的效能。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的一目的在提供一種，是可使用于緩沖電路，讓緩沖電路可有效保護(hù)組件及提高效率。本專利技術(shù)的一目的在提供一種，是可簡(jiǎn)化制程、縮小體積以及增加耐壓距離。為達(dá)上述目的，本專利技術(shù)的晶體管結(jié)構(gòu)是包含一芯片封裝體以及二導(dǎo)腳，其中該芯片封裝體是包含一晶體管晶粒及一包覆該晶體管晶粒的封裝膠體；而該等導(dǎo)腳的一第一導(dǎo)腳是電連接該晶體管晶粒的第一焊墊與第二焊墊，該等導(dǎo)腳的一第二導(dǎo)腳是電連接該晶體管晶粒的第三焊墊。如上所述的晶體管結(jié)構(gòu)，其中該晶體管結(jié)構(gòu)的第一導(dǎo)腳或第二導(dǎo)腳是連接一電容器的一端，而形成一緩沖(snubber)電路以并接一主動(dòng)組件或一負(fù)載。如上所述的晶體管結(jié)構(gòu)，其中該電容器的一端更連接一齊納二極管的一端，該電容器的另一端是連接該齊納二極管的另一端，而形成一阻尼電路以并接一主動(dòng)組件或一負(fù)載。如上所述的晶體管結(jié)構(gòu)，其中該晶體管結(jié)構(gòu)的第一導(dǎo)腳或第二導(dǎo)腳是連接一電阻器的一端，該電阻器的另一端是連接一電容器的一端，而形成一阻尼電路以并接一主動(dòng)組件或一負(fù)載。如上所述的晶體管結(jié)構(gòu)，其中該主動(dòng)組件是為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、一二極管(diode)、一雙極性結(jié)型晶體管(BJT)、一絕緣柵雙極晶體管(IGBT)、一靜電感應(yīng)晶體管(SIT)、一閘流體或其組成的電路，而該負(fù)載是為一電感、一電阻、一電容或其組成的電路。如上所述的晶體管結(jié)構(gòu)，其中該晶體管晶粒是為一雙極性結(jié)型晶體管晶粒。如上所述的晶體管結(jié)構(gòu)，其中該晶體管晶粒的第一焊墊是為一發(fā)射極焊墊，該第二焊墊是為一基極焊墊，而該第三焊墊是為一集電極焊墊。如上所述的晶體管結(jié)構(gòu)，其中該第一焊墊、第二焊墊以及第三焊墊是通過打線接合的方式電連接該等導(dǎo)腳。如上所述的晶體管結(jié)構(gòu)，其中該打線接合的方式是通過三條導(dǎo)線分別連接該等導(dǎo)腳。如上所述的晶體管結(jié)構(gòu)，其中該第一焊墊、第二焊墊是電連接，且通過一導(dǎo)線與其中一導(dǎo)腳連接，而該第三焊墊是通過一導(dǎo)線與另一導(dǎo)腳連接。如上所述的晶體管結(jié)構(gòu)，其中該第一焊墊、第二焊墊以及第三焊墊是通過倒裝片接合的方式電連接該等導(dǎo)腳。如上所述的晶體管結(jié)構(gòu)，其中該芯片封裝體更包含一芯片座，且該晶體管晶粒是通過一黏著層配置在該芯片座上。藉此，使本專利技術(shù)的晶體管結(jié)構(gòu)利用一導(dǎo)腳電連接該晶體管晶粒的第一焊墊與第二 焊墊，另一導(dǎo)腳是電連接該晶體管晶粒的第三焊墊，可將該晶體管結(jié)構(gòu)使用于緩沖電路，或是將緩沖電路直接封裝在二導(dǎo)腳晶體管結(jié)構(gòu)中以并接一主動(dòng)組件或一負(fù)載，而可吸收主動(dòng)組件在高頻切換時(shí)產(chǎn)生的突波或噪聲，使該晶體管結(jié)構(gòu)在封裝上可達(dá)到簡(jiǎn)化制程、縮小體積以及增加耐壓距離的功效，且可讓使用緩沖電路的電源供應(yīng)器達(dá)到提高效率及降低突波電壓的功效。應(yīng)了解的是，上述一般描述及以下具體實(shí)施方式僅為例示性及闡釋性的，其并不能限制本專利技術(shù)所欲主張的范圍。附圖說明圖1A是為本專利技術(shù)第一實(shí)施例的晶體管結(jié)構(gòu)示意圖。圖1B是為本專利技術(shù)第二實(shí)施例的晶體管結(jié)構(gòu)示意圖。圖1C是為本專利技術(shù)第三實(shí)施例的晶體管結(jié)構(gòu)示意圖。圖2A是為本專利技術(shù)的晶體管晶粒為雙極性結(jié)型晶體管晶粒的示意圖。圖2B是為本專利技術(shù)的晶體管晶粒為雙極性結(jié)型晶體管晶粒的示意圖。圖2C是為本專利技術(shù)的雙極性結(jié)型晶體管晶粒與電容晶粒連接的示意圖。圖2D是為本專利技術(shù)的雙極性結(jié)型晶體管晶粒與電容晶粒、齊納二極管連接的示意圖。圖3至圖7是為本專利技術(shù)利用打線接合方式電連接導(dǎo)腳與焊墊的各實(shí)施例晶體管封裝的剖面示意圖。圖8至圖9是為本專利技術(shù)利用倒裝片接合方式電連接導(dǎo)腳與焊墊的各實(shí)施例晶體管封裝的剖面示意圖。第IOA圖至圖1lD是為本專利技術(shù)的各實(shí)施例晶體管封裝的立體外觀圖。圖12是為本專利技術(shù)的晶體管結(jié)構(gòu)所適用的緩沖電路。圖13是為本專利技術(shù)晶體管封裝方法的第一實(shí)施例的流程圖。圖14是為本專利技術(shù)晶體管封裝方法的第二實(shí)施例的流程圖。圖15是為本專利技術(shù)晶體管封裝方法的第三實(shí)施例的流程圖。圖16是為本專利技術(shù)晶體管封裝方法的第四實(shí)施例的流程圖。圖17是為本專利技術(shù)晶體管封裝方法的第五實(shí)施例的流程圖。圖18是為本專利技術(shù)晶體管封裝方法的第六實(shí)施例的流程圖。圖19是為現(xiàn)有RCD緩沖電路的示意圖。其中，附圖標(biāo)記說明如下I芯片封裝體11晶體管晶粒111、131、141 第一焊墊112、132、142 第二焊墊113第三焊墊 114第四焊墊12封裝膠體13電容晶粒14齊納二極管晶粒151-153導(dǎo)線16黏著層17芯片座18焊料181 第一焊料182第二焊料183第三焊料184第四焊料2、3 導(dǎo)腳Q晶體管結(jié)構(gòu)C電容D齊納二極管具體實(shí)施例方式本專利技術(shù)的其它特征及具體實(shí)施例可于以下配合附圖的詳細(xì)說明中，進(jìn)一步得到了解。請(qǐng)參閱圖1A所示，是為本專利技術(shù)第一實(shí)施例的晶體管結(jié)構(gòu)示意圖，本專利技術(shù)的晶體管結(jié)構(gòu)是包含一芯片封裝體I以及二導(dǎo)腳2、3，其中該芯片封裝體I是包含一晶體管晶粒11及一包覆晶體管晶粒11的封裝膠體12 ;而導(dǎo)腳2是電連接該晶體管晶粒11的第一焊墊111與第二焊墊112，導(dǎo)腳3是電連接該晶體管晶粒11的第三焊墊113。而本實(shí)施例的晶體管結(jié)構(gòu)的晶體管晶粒11是為一雙極性結(jié)型晶體管(BipolarJunction Transistor, BJT)晶粒,該雙極性結(jié)型晶體管晶粒是可為一 NPN型雙極性結(jié)型晶體管晶粒或一 PNP型雙極性結(jié)型晶體管晶粒,請(qǐng)同時(shí)參閱第一圖、圖2A及圖2B所示,該晶體管晶粒11的第一焊墊111是為一發(fā)射極(Emitter)焊墊，該第二焊墊112是為一基極(Base)焊墊,而該第三焊墊113是為一集電極(Collector)焊墊,其中發(fā)射極焊墊與基極焊墊是電連接該導(dǎo)腳2，而集電極焊墊是電連接該導(dǎo)腳3。因此，本實(shí)施例的雙極性結(jié)型晶體管晶粒的基極與發(fā)射極是導(dǎo)通，且基于該雙極性結(jié)型晶體管晶粒的基極與集電極間的至少一接面特性，使該晶體管結(jié)構(gòu)具有導(dǎo)通快、恢復(fù)時(shí)間(Storage Time)慢、變換緩和以及基極-集電極接面電容Cbe小的特性，而可利用該晶體管結(jié)構(gòu)作為一快速二極管，以用于一緩沖(snubber)電路。其中該緩沖電路可為以下結(jié)構(gòu)(I)CB緩沖電路，利用本實(shí)施例的晶體管結(jié)構(gòu)的導(dǎo)腳2或?qū)_3連接一電容器的一端，而形成一緩沖電路以并接一主動(dòng)組件或一負(fù)載(未圖標(biāo))；(2) ZCB緩沖電路，利用本實(shí)施例的晶體管結(jié)構(gòu)Q的導(dǎo)腳2或?qū)_3連接一電容器C的一端以及一齊納二極管D的一端,且該電容器C的另一端連接該齊納二極管D的另一端，而形成一緩沖電路(如圖12所示)以與一主動(dòng)組件或一負(fù)載并接；(2)RCB緩沖電路，利用本實(shí)施例的晶體管結(jié)構(gòu)的導(dǎo)腳2或?qū)_3連接一電阻器的一端，且該電阻器的另一端連接一電容器的一端，而形成一緩沖電路以并接一主動(dòng)組件或一負(fù)載(未圖標(biāo))。其中該主動(dòng)組件是為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MetalOxideSemico本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種晶體管結(jié)構(gòu)，其特征在于包含:一芯片封裝體，是包含一晶體管晶粒及一包覆該晶體管晶粒的封裝膠體；以及二導(dǎo)腳，其中一第一導(dǎo)腳是電連接該晶體管晶粒的第一焊墊與第二焊墊，而一第二導(dǎo)腳是電連接該晶體管晶粒的第三焊墊。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：林國(guó)藩，林季尚，
申請(qǐng)(專利權(quán))人：全漢企業(yè)股份有限公司，
類型：發(fā)明
國(guó)別省市：