半導體存儲器件與半導體系統技術方案

一種半導體系統包括半導體存儲器件，所述半導體存儲器件被配置成在測試模式過程中響應于寫入命令在存儲器單元中儲存接收的數據，響應于讀取命令讀取儲存的數據作為信息數據，并且響應于讀取命令與當信息數據的電平變化時產生的脈沖同步地內部儲存信息數據。

【技術實現步驟摘要】

本專利技術的示例性實施例涉及半導體
，且更具體而言，涉及一種半導體存儲器件與半導體系統。
技術介紹
一般而言，為了提高可靠性，半導體系統執行故障測試以檢測有故障的半導體存儲器件。通過以下處理來執行故障測試:將相同的數據寫入存儲器單元，然后讀取以檢查半導體存儲器件是否在故障測試中失效。基于寫入的數據是否與讀取的數據相同來確定半導體存儲器件是否失效(具有故障)。即，當寫入的數據與讀取的數據相同時，半導體存儲器件被確定為好的器件，當寫入的數據與讀取的數據不同時，半導體存儲器件被確定為壞的或者失效的器件。故障測試之后，在內部儲存半導體器件的故障信息。與在讀取操作過程中在內部產生的延遲時鐘信號同步地執行儲存操作，并且通過將與讀取命令同步地產生的時鐘信號延遲來產生所述延遲時鐘信號。然而，當由于PVT (工藝、電壓及溫度)變化在半導體存儲器件中發生歪斜(skew)時，與延遲的時鐘信號同步地調節定時是困難的，其中按所述定時來儲存被確定為故障單元的存儲器單元的信息。因此，以可靠的方式儲存半導體存儲器件的故障信息可能是困難的。
技術實現思路
本專利技術的實施例涉及一種半導體存儲器件及一種半導體系統，所述半導體存儲器件及半導體系統基于半導體存儲器件的故障信息產生脈沖并與所述脈沖同步地儲存故障信息。因此，盡管可能存在由于PVT變化而引起的時鐘歪斜，但仍可以可靠地儲存半導體存儲器件的故障信息。在一個實施例中，一種半導體系統包括半導體存儲器件，所述半導體存儲器件被配置成在測試模式過程中，響應于寫入命令在存儲器單元中儲存接收的數據，響應于讀取命令讀取儲存的數據作為信息數據，并且與當信息數據的電平響應于讀取命令而變化時產生的脈沖同步地在內部儲存信息數據。在另一個實施例中，一種半導體存儲器件包括:存儲單元，所述存儲單元被配置成與響應于讀取命令而產生的讀取時鐘信號同步地輸出通過寫入操作而儲存在存儲器單元中的數據作為測試數據；感測放大單元，所述感測放大單元被配置成與通過將讀取時鐘信號延遲而產生的延遲時鐘信號同步地感測和放大測試數據并且輸出放大了的數據作為信息數據；脈沖產生單元，所述脈沖產生單元被配置成產生包括當信息數據的電平變化時產生的脈沖的脈沖信號；以及儲存單元，所述儲存單元被配置成響應于所述脈沖信號儲存信息數據。在另一個實施例中，一種在測試模式期間操作半導體器件的方法可以包括:響應于寫入命令在存儲器單元中儲存接收到的數據；響應于讀取命令讀取儲存的數據作為信息數據；以及與當信息數據的電平響應于讀取命令而變化時產生的脈沖同步地在內部儲存信息數據。附圖說明結合附圖從下面詳細的描述中將更清晰地理解以上及其他的方面、特點及優點:圖1是示出根據本專利技術的一個實施例的半導體系統的示例性配置的框圖；圖2是示出包括在圖1的半導體系統中的半導體存儲器件的示例性配置的框圖；圖3是包括在圖2的半導體存儲器件中的示例性感測放大器單元的電路圖；圖4是包括在圖2的半導體存儲器中的示例性脈沖產生單元的電路圖；圖5是包括在圖2的半導體存儲器件中的示例性儲存單元的電路圖；以及圖6是解釋在圖1的半導體系統中執行的故障測試的示例性時序圖。具體實施例方式以下將參照附圖描述本專利技術的實施例。然而，這些實施例只是出于說明性的目的，并不是為了限制本專利技術的范圍。圖1是示出根據本專利技術的一個實施例的半導體系統的示例性配置的框圖。參見圖1，根據本專利技術的實施例，半導體系統包括測試電路I和半導體存儲器件2。測試電路I被配置成施加用于寫入操作的寫入命令WTCMD和數據DATA，施加用于讀取操作的讀取命令RDCMD，以及根據讀取操作接收輸出數據D0UT。半導體存儲器件2被配置成響應于寫入命令WTCMD在存儲器單元中(未示出)儲存數據DATA，響應于讀取命令RDCMD在內部儲存故障信息，并且輸出儲存的故障信息作為輸出數據D0UT。參見圖2，下面將更詳細地描述半導體存儲器件2的配置。參見圖2，半導體存儲器件2包括存儲單元21、延遲單元22、感測放大單元23、脈沖產生單元24、儲存單元25以及輸出控制單元26。存儲單元21包括在根據寫入命令WTCMD執行的寫入操作的過程中用于儲存數據DATA的多個存儲器單元，并且被配置成與響應于讀取命令RDCMD而產生的讀取時鐘信號RD_CLK同步地輸出在存儲器單元儲存的數據作為測試數據TG0。延遲單元22被配置成將讀時鐘信號RD_CLK延遲預設的時段并產生延遲時鐘信號CLKD。感測放大單元23被配置成與延遲時鐘信號CLKD同步地感測和放大測試數據TG0，并且輸出放大了的數據作為信息數據IFD。脈沖產生單元24被配置成產生包括當信息數據IFD的電平變化時發生的脈沖的脈沖信號TOL。儲存單元25被配置成當輸入脈沖信號PUL的脈沖時儲存信息數據IFD，并且響應于第一測試模式信號TMl輸出儲存的數據作為輸出數據D0UT。輸出控制單元26被配置成響應于第二測試模式信號TM2將輸出數據DOUT輸出到數據焊盤DQ。這里，以在半導體存儲器件2沒有故障時具有與測試電路I施加的數據DATA相同的邏輯電平、而在半導體存儲器件2有故障時具有與來自數據DATA的不同的邏輯電平的方式設置信息數據IFD。基本上，數據DATA具有與從存儲單元21讀取的測試數據TGO相同的邏輯電平。參見圖3至圖5，將更詳細地描述圖2所示的感測放大單元23、脈沖產生單元24以及儲存單元25的配置。參見圖3，感測放大單元23包括驅動部231和預充電緩沖器部232。驅動部231被配置成響應于測試數據TGO并與延遲的時鐘信號CLKD同步地驅動內部節點nd21。預充電緩沖器部232被配置成響應于讀取脈沖RD_P對內部節點nd21預充電，緩沖內部節點nd21的信號，并且輸出緩沖了的信號作為信息數據IFD。這里，讀取脈沖RD_P是在讀取操作的過程中斷言為邏輯高電平的信號。以這種方式配置的感測放大單元23根據測試數據TGO的電平來驅動內部節點nd21，緩沖內部節點nd21的信號，并且當延遲時鐘信號CLKD處于邏輯高電平時輸出緩沖了的信號作為信息數據IFD。參見圖4，脈沖產生單元24包括反相器IV21、反相延遲部241以及邏輯部242。脈沖產生單元24被配置成產生包括在信息數據IFD的下降沿——即當信息數據IFD從邏輯高電平變為邏輯低電平時——產生的脈沖的脈沖信號PUL。參見圖5，儲存單元25包括測試時鐘產生部251、輸入部252、控制信號產生部253以及緩沖器部254。測試時鐘產生部251被配置成響應于脈沖信號PUL和控制信號CNT產生測試時鐘信號TCLK和反相測試時鐘信號TCLKB。輸入部252被配置成響應于測試時鐘信號TCLK和反相測試時鐘信號TCLKB接收和緩沖信息數據IFD。控制信號產生部253被配置成響應于第一測試模式信號TMl將控制信號CNT預充電為邏輯低電平，緩沖經由輸入部252輸入的數據，輸出緩沖了的數據作為控制信號CNT，以及響應于測試時鐘信號TCLK和反相測試時鐘信號TCLKB鎖存和儲存控制信號。緩沖器部254被配置成將控制信號CNT反相并緩沖并且輸出緩沖了的信號作為輸出數據D0UT。儲存單元25按以下方式被配置成:當第一測試模式信號TMl處于邏輯高電平時，根據脈沖信號PUL來產生控制信號CNT與輸出數據D本文檔來自技高網...

【技術保護點】
一種半導體系統，包括：半導體存儲器件，所述半導體存儲器件被配置成在測試模式期間，響應于寫入命令在存儲器單元中儲存接收的數據；響應于讀取命令讀取所儲存的數據作為信息數據；以及與當所述信息數據響應于所述讀取命令而變化時產生的脈沖同步地在內部儲存所述信息數據。

【技術特征摘要】
2011.11.04 KR 10-2011-01147991.一種半導體系統,包括: 半導體存儲器件，所述半導體存儲器件被配置成在測試模式期間，響應于寫入命令在存儲器單元中儲存接收的數據； 響應于讀取命令讀取所儲存的數據作為信息數據；以及 與當所述信息數據響應于所述讀取命令而變化時產生的脈沖同步地在內部儲存所述信息數據。2.按權利要求1所述的半導體系統，其中所述半導體存儲器件響應于測試模式信號來輸出所儲存的所述信息數據作為輸出數據。3.按權利要求2所述的半導體系統，其中，所述半導體存儲器件包括: 存儲單元，所述存儲單元被配置成與響應于所述讀取命令而產生的讀取時鐘信號同步地輸出儲存在存儲器單元中的數據作為測試數據； 感測放大單元，所述感測放大單元被配置成與通過將所述讀取時鐘信號延遲而產生的延遲時鐘信號同步地感測和放大所述測試數據，并且輸出放大了的數據作為信息數據； 脈沖產生單元，所述脈沖產生單元被配置成產生包括當所述信息數據的電平變化時產生的脈沖的脈沖信號；以及 儲存單元，所述儲存單元被配置成響應于所述脈沖信號來儲存所述信息數據。4.按權利要求3所述的半導體系統，其中，所述儲存單元響應于第一測試模式信號來輸出所儲存的信息數據作為所述輸出數據。5.按權利要求4所述的半導體系統，還包括輸出控制單元，所述輸出控制單元被配置成響應于第二測試模式信 號將所述輸出數據輸出到數據焊盤。6.按權利要求3所述的半導體系統，其中，所述感測放大單元包括: 驅動部，所述驅動部被配置成接收所述測試數據并與所述延遲時鐘信號同步地驅動內部節點；以及 預充電緩沖器部，所述預充電緩沖器部被配置成對所述內部節點預充電，緩沖所述內部節點的信號，并且在讀取操作時段輸出緩沖了的信號作為所述信息數據。7.按權利要求3所述的半導體系統，其中，所述脈沖產生單元響應于所述信息數據的下降沿來產生脈沖。8.按權利要求3所述的半導體系統，其中，所述儲存單元通過鎖存響應于第一測試模式信號而被預充電的控制信號來產生所述輸出數據，并且通過在產生所述脈沖信號的脈沖時接收和鎖存所述信息數據來產生所述輸出數據。9.按權利要求8所述的半導體系統，其中，所述儲存單元包括: 輸入部，所述輸入部被配置成響應于測試時鐘信號來接收所述信息數據；以及 控制信號產生部，所述控制信號產生部被配置成響應于所述第一測試模式信號傳送經由所述輸入部而輸入的數據作為控制信號，并且響應于所述測試時鐘信號鎖存所述控制信號。10.按權利要求9所述的半導體系統，其中，所述儲存單元還包括: 緩沖器部，所述緩沖器部被配置成緩沖所述控制信號并且輸出緩沖了的信號作為所述輸出數據；以及 測試時鐘產生部，所述測試時鐘產生部被配置成響應于所述控制信號和所述脈沖信號...

【專利技術屬性】
技術研發人員：姜泰珍，
申請(專利權)人：海力士半導體有限公司，
類型：發明
國別省市：