非易失性存儲器的基準電流的內置自微調制造技術

本發明專利技術公開了一種非易失性存儲器的基準電流的內置自微調機制，通過該內置微調機制，產品的可靠性能夠通過使用于訪問非易失性存儲器以及用于執行對基準電流的初始微調的基準電流的漂移最小化來提高。實施例通過以下操作來執行這些任務：使用模數轉換器（330，530）來提供基準電流（Iref）的數字表示，然后將該數字表示與Iref的所存儲的目標范圍值比較，并且然后相應地調整Iref的源。對于由NVM基準位單元（310）生成的基準電流，編程或擦除脈沖被施加于基準單元，作為微調過程的一部分。對于由基于帶隙的電路（510）生成的基準電流，比較結果能夠被用來調整基準電流電路。另外，環境因素（例如，溫度）能夠被用來調整基準電流的測量值和目標范圍值。

【技術實現步驟摘要】
非易失性存儲器的基準電流的內置自微調
本公開內容一般地涉及非易失性存儲器，并且更特別地，涉及在訪問非易失性存儲器中使用的基準電流的內置自微調機制。
技術介紹
非易失性存儲器通常依靠基準電流（Iref）來區分存儲單元存儲的是值0（例如，小于Iref）還是值1（例如，大于Iref）。為了生成Iref，許多非易失性存儲器的設計將非易失性存儲器的位單元（bitcell）用作基準單元。為了確保非易失性存儲器陣列的性能和可靠性，基準單元應當是穩定的，并且不隨時間顯著漂移。但是，像許多其他半導體器件一樣，基準單元會遇到環境影響，以及數據保留錯誤和讀取干擾錯誤。雖然基準單元在開始時通常由非易失性存儲器的制造商來微調，但是沒有用于在現場或由將非易失性存儲器并入后續產品中的客戶調整或重新微調基準單元的機制。此外，基準單元的初始微調是使用在非易失性存儲器之外的或者在并入了非易失性存儲器的封裝之外的設備的耗時過程，并因此就資源和生產量降低而言是昂貴的。因此，所希望的是將內置自微調機制并入非易失性存儲器的封裝之內。此外，所希望的是這樣的內置自微調機制可用來使在現場的基準漂移最小化，并且幫助基準單元的初始微調。附圖說明通過參考附圖，本領域技術人員可以更好地理解本專利技術，并且清楚本專利技術眾多的目的、特征和優點。圖1是可用于本專利技術的實施例的非易失性存儲器的簡化框圖。圖2是根據包括基于浮柵式位單元的基準的基準電路的實施例的基準位單元的控制柵電壓-漏極電流圖。圖3是示出根據本專利技術的實施例的與包括基于浮柵式位單元的基準的基準電路關聯的構件的實例的簡化框圖。圖4是示出用于執行合并了浮柵式位單元的Iref電路的本專利技術的實施例的內置自微調操作的過程的簡化流程圖。圖5是示出根據實施例本專利技術的與包括基于帶隙的基準的基準電路關聯的構件的實例的簡化框圖。圖6是示出用于執行結合了基于帶隙的Iref發生器的本專利技術的實施例的內置自微調操作的過程的簡化流程圖。在不同的附圖中使用相同的參考符號來指示相同的項，除非另有說明。附圖并不一定按比例繪制。具體實施方式本文公開了一種非易失性存儲器的內置自微調機制，通過該機制，產品的可靠性能夠通過使用于訪問非易失性存儲器的基準電流的漂移最小化來提高。如果基準電流受到干擾偏離了其工廠設定的狀態，則內置自微調機制的實施例還能夠刷新該基準電流。內置自微調機制的實施例還能夠被用來執行基準電流的初始微調。內置自微調機制的實施例通過以下操作來執行這些任務：使用模數轉換器來提供基準電流（Iref）的數字表示，然后將該數字表示與所存儲的Iref的目標值比較，并且然后相應地調整Iref源。對于由非易失性存儲器的基準單元生成的基準電流，能夠將編程或擦除脈沖作為微調過程的一部分應用于基準單元。對于由基于帶隙的電路生成的基準電流，能夠將比較結果用來調整基準電流電路。另外，環境因素（例如，溫度）能夠被用來調整基準電流的測量值或基準電流的目標值中的一個或更多個。非易失性存儲器使用基準電流來讀出存儲于非易失性存儲器（NVM）陣列內的數據。基準電流被用來區分所存儲的0和所存儲的1。如果基準電流的值隨著NVM器件的壽命的進程而改變，這會致使器件變得不可用，因為數據值無法被正確地讀出。基準電流還受諸如溫度和電壓之類的環境因素所影響，或者電流變化能夠促使基準電流漂移。另外，功率循環和極端的操作條件同樣能夠干擾基準電流的值。偶然原因（例如，基準單元的重新編程）以及不常見的自然原因（例如，宇宙輻射）同樣能夠影響基準電流。為了幫助確保NVM器件在NVM器件的壽命的整個過程中的持續可用性，所希望的是提供能夠用以將基準電流調整為基準電流的初始已知值或其可接受的范圍的機制。該調整或微調能夠通過將基準電流的當前值與基準電流的已校準的初始值進行比較來執行，并且根據需要作出適當的調整。圖1是可用于本專利技術的實施例的非易失性存儲器101的簡化框圖。NVM101包括NVM單元的陣列103，以及用來訪問陣列103的電路。NVM陣列103包括4個NVM單元105、107、109和111，這4個NVM單元被示例性地示出為浮柵式閃存單元。應當意識到，NVM陣列103能夠包括另加的位單元或其他類型的NVM單元（例如，納米晶體、分柵式閃存和基于氮化物的存儲器）。行/柵電壓控制電路117被提供用于生成被提供給行解碼器115和存儲器控制器113的柵電壓（Vg）。行解碼器115在存儲操作期間選擇性地給字線WL0和WL1提供柵電壓。字線與NVM陣列103的存儲單元的柵極耦接。NVM101還包括具有與用于讀取NVM陣列103的單元的位線BL0和BL1耦接的讀出放大器的列解碼器和讀出放大器（CD/SA）電路121。在存儲操作期間，漏極電壓控制電路125給位線BL0和BL1供應漏極電壓（Vdrain）。另外，基準電路123還給在用于讀出/感測出位單元105、107、109和111的邏輯狀態的CD/SA電路121中的基準讀出放大器供應可變的基準電流（Iref）。在NVM技術的一個實例中，位單元的讀出放大器輸出在位單元的漏極電流小于基準電流時是邏輯狀態0（非導通），而在位單元漏極電流高于基準電流時是邏輯狀態1（導通）。CD/SA電路121輸出從數據線上的單元中讀出的數據。基準電路123能夠采取根據本專利技術的實施例的為微調配置的各種形式。在一個實施例中，基準電路123包括基于浮柵式位單元的基準。基于浮柵式位單元的基準可以是在NVM陣列103中的位單元，但是受到保護以免被編程。在NVM陣列中的基準單元將會具有與NVM陣列中的其他位單元相同的特性，并且將經受到與NVM陣列中的其他位單元相同的環境條件。在可用于本專利技術的實施例的NVM101的另一個實施例中，基準電路123包括基于帶隙的基準，該基準電路123是用于模擬基于位單元的基準的輸出電流行為的可數字化微調的基準電流電路。對基于帶隙的基準的微調調整控制寄存器來執行。基于帶隙的基準的優點是：該基準的操作漂移通常小于基于浮柵式位單元的基準的操作漂移。存儲器控制器113控制著在讀取、寫入和測試操作期間的NVM陣列103的存儲操作。存儲器控制器113與行/柵電壓控制117、基準電路123、漏極電壓控制125及源控制127耦接，以便在存儲和測試操作期間控制由這些電路提供給NVM陣列103的電壓和電流值。存儲器控制器113還在存儲和測試操作期間為行解碼器115和CD/SA121的操作提供控制信息。在此類操作期間，存儲器控制器113包括用于接收來自處理器或外部測試器150的地址、數據和控制信息的地址線、數據線和控制線。處理器150能夠位于與NVM101相同的集成電路上或者位于與之不同的集成電路上。圖2是根據結合了基于浮柵式位單元的基準的基準電路123的實施例的基準位單元、已擦除位單元和已編程位單元的控制柵電壓-漏極電流圖。在校準時，在基準位單元的控制柵上的讀出電壓（Vread）造成在基準位單元（Id）的漏極處的基準電流（Iref）。如同以上所討論的，該已校準的基準電流被用來確定在NVM陣列103中的位單元的狀態（例如，已編程或已擦除）。如果基準位單元在如同在曲線230（“低”）和曲線240（“高”）之間所示出的預定的可接受的性能范圍之內操作，則在具體的Vread下產生的Ir本文檔來自技高網...

【技術保護點】
一種方法，包括：將非易失性存儲器（NVM）的基準電流轉換為NVM基準電流的數字值，其中所述轉換通過與所述NVM基準電流的發生器耦接的模數轉換器（ADC）來執行；將所述NVM基準電流的數字值與目標值的范圍比較；如果所述NVM基準電流的數字值處于所述目標值的范圍之外，則調整所述NVM基準電流的發生器以產生所調整的NVM基準電流，其中與所調整的NVM基準電流關聯的所調整的NVM基準電流的數字值處于所述目標值的范圍之內；以及其中所述轉換、比較和調整由包括NVM的片上系統的構件執行。

【技術特征摘要】
2011.10.31 US 13/286,1751.一種非易失性存儲器系統，包括：非易失性存儲器(NVM)陣列；配置用于生成用來訪問所述NVM陣列的NVM基準電流的NVM基準電流的發生器；模數轉換器(ADC)，與所述NVM基準電流的發生器耦接，并且被配置用于將所述NVM基準電流轉換成NVM基準電流的數字值；比較器，與所述ADC耦接，并且被配置用于將所述NVM基準電流的數字值與目標值比較；以及微調邏輯塊，與所述比較器耦接，并且被配置用于給所述NVM基準電流的發生器提供控制信號以在所述NVM基準電流的數字值處于所述目標值的范圍之外時產生所調整的NVM基準電流，其中所調整的NVM基準電流的數字值處于所述目標值的范圍之內；一個或更多個寄存器，與所述比較器耦接，存儲所述目標值的范圍的下限和所述目標值的范圍的上限；溫度傳感器，與所述ADC和所述一個或更多個寄存器中的一個或更多個耦接，并且被配置用于給所述ADC和所述寄存器中的所述一個或更多個提供溫度數據；所述ADC還被配置用于在需要時響應于所述溫度數據來調整所述NVM基準電流的數字值；并且所述一個或更多個寄存器還被配置用于在需要時響應于所述溫度數據來調整所述目標值的范圍的下限和所述目標值的范圍的上限。2.根據權利要求1所述的非易失性存儲器系統，還包括：NVM編程/擦除控制器，與所述微調邏輯塊和所述NVM基準電流的發生器耦接，并且被配置用于接收來自所述微調邏輯塊的所述控制信號，如果所述控制信號包括所述NVM基準電流的數字值低于所述目標值的范圍的下限的標記，則響應于所述控制信號給所述NVM基準電流的發生器提供擦除脈沖，并且如果所述控...

【專利技術屬性】
技術研發人員：何晨，理查德·K·埃谷奇，王艷卓，
申請(專利權)人：飛思卡爾半導體公司，
類型：發明
國別省市：