具有硅通孔結構的半導體器件制造技術

本實用新型專利技術涉及一種具有硅通孔結構的半導體器件，包括：硅襯底，開設有自硅襯底上表面穿入內部的硅通孔；絕緣層，覆蓋于所述硅襯底上表面、硅通孔的側壁及硅通孔的底面；所述硅通孔的頂端與硅襯底上表面交界的拐角處覆蓋的絕緣層厚度，大于所述拐角旁的硅襯底上表面覆蓋的絕緣層及硅通孔的側壁覆蓋的絕緣層厚度。本實用新型專利技術在硅通孔的頂端與硅襯底上表面交界的拐角處覆蓋的絕緣層較厚，保證了此處絕緣層的保型覆蓋性，且因為厚度足夠，不會因器件使用中的熱應力導致絕緣層開裂，因此增強了器件的可靠性，提高了產品的良率。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及半導體器件，特別是涉及一種具有硅通孔結構的半導體器件。
技術介紹
隨著集成電路的集成度不斷提高，半導體技術飛速發展。現有的集成度提高主要是采取減小最小特征尺寸，使得在給定的區域能夠集成更多的元件。但減小最小特征尺寸在實質上基本都是2D (二維)集成，具體地說就是被集成的元件都位于半導體晶圓(wafer)的表面，但是隨著集成電路技術進入32納米甚至22納米技術平臺之后，系統復雜性、設備投資成本等方面急劇上升，為此，利用現代電子封裝技術實現高密度的3D (三維)集成，成為了微電子電路(包括MEMS)系統級集成的重要技術途徑。其中，硅通孔(through siliconvia, TSV)技術是3D領域多芯片疊層化集成和電互連的關鍵性技術，其優勢包括:互連長度可以縮短到與芯片厚度相等，采用垂直堆疊的邏輯模塊取代水平分布的邏輯模塊；顯著地減小RC延遲和電感效應，提高數字信號傳輸速度和微波的傳輸；實現高密度、高深寬比的連接，從而能夠實現復雜的多片全硅系統集成，密度比當前用于先進多片模塊的物理封裝高出許多倍；同時更加節能，預期TSV能夠降低芯片功耗大約40%。TSV技術關鍵工藝包括:通孔刻蝕、制作絕緣層、通孔填充、芯片減薄與堆疊。其中制作通孔絕緣層是不可被忽視的一步，因為這直接影響了 TSV的互連特性。圖1是一種傳統的TSV結構，包括硅襯底100、硅通孔120及絕緣層110。該結構的絕緣層110容易失效，例如在器件的使用過程中因熱應力導致絕緣層110開裂，從而影響整個器件的互連特性。
技術實現思路
基于此，有必要針對傳統的TSV結構器件的絕緣層易失效的問題，提供一種高可靠性的具有硅通孔結構的半導體器件。—種具有娃通孔結構的半導體器件，包括:娃襯底，開設有自娃襯底上表面穿入內部的硅通孔；絕緣層，覆蓋于所述硅襯底上表面、硅通孔的側壁及硅通孔的底面；所述硅通孔的頂端與硅襯底上表面交界的拐角處覆蓋的絕緣層厚度，大于所述拐角旁的硅襯底上表面覆蓋的絕緣層及硅通孔的側壁覆蓋的絕緣層厚度。在其中一個實施例中，所述拐角為圓角結構。在其中一個實施例中，所述圓角結構的半徑為I至3微米。在其中一個實施例中，所述拐角包括內凹的圓槽結構。在其中一個實施例中，所述圓槽結構的半徑為I至3微米。在其中一個實施例中，所述拐角是倒角結構。上述具有硅通孔結構的半導體器件，在硅通孔的頂端與硅襯底上表面交界的拐角處覆蓋的絕緣層較厚，保證了此處絕緣層的保型覆蓋性，且因為厚度足夠，不會因器件使用中的熱應力導致絕緣層開裂，因此增強了器件的可靠性，提高了產品的良率。附圖說明圖1是一種傳統的TSV結構的剖面示意圖；圖2是一實施例中具有硅通孔結構的半導體器件的剖面示意圖；圖3是在圖2所示結構上覆蓋了絕緣層后的示意圖；圖4是再一實施例中具有硅通孔結構的半導體器件的剖面示意圖；圖5是在圖4所示結構上覆蓋了絕緣層后的示意圖；圖6是另一實施例中具有硅通孔結構的半導體器件的剖面示意圖。具體實施方式本公開提供了具有硅通孔結構的半導體器件的實施例，為使本公開的目的、特征和優點能夠更為明顯易懂，以下結合附圖對本技術的具體實施方式做詳細的說明。在可能的情況下，在圖中和描述中使用相同的標號以代表相同或類似的部件。在附圖中，形狀和厚度可以為清晰和便利而夸大。應該理解，沒有具體示出或描述的結構可以采用本領域已知的任何形式。此外，除非特別說明，當層結構被描述為在另一層上或在襯底上時，其可以直接在另一層或襯底上，還可以存在中間層。說明書中的“實施例”意味著參照該實施例描述的具體部件、結構或特性包括在至少一個實施例中，因此說明書中出現的短語“在一個實施例中”或“在其中一個實施例中”不是必須都指相同的實施例。此外，可以在一個或多個實施例中以任何本領域技術人員可以預見的適當方式組合特定的部件、結構或特性。應該理解，附圖僅是為了示意性目的，可能沒有按比例繪制。技術人經分析研究發現，圖1所示的傳統硅通孔(TSV)結構在硅通孔120頂端拐角處呈垂直結構，這將使得后續的在此處形成絕緣層的工藝相當困難。具體地說，一方面，生長絕緣材料的保型覆蓋性會隨著拐角處垂直程度的增大而變差；另一方面，拐角處絕緣材料的膜厚度較薄，因此使用過程中，由于熱應力導致開裂。圖2是一實施例中具有結構的半導體器件的剖面不意圖,包括娃襯底200和娃襯底200上開設的自硅襯底200上表面穿入內部的硅通孔220。圖3是在圖2所示結構上覆蓋了絕緣層210后的示意圖，該絕緣層210覆蓋于娃襯底200上表面、娃通孔220的側壁及娃通孔220的底面。硅通孔220的頂端與硅襯底200上表面交界的拐角處覆蓋的絕緣層210的厚度，大于拐角旁的硅襯底200上表面覆蓋的絕緣層210及硅通孔220的側壁覆蓋的絕緣層210的厚度。在圖2、圖3所示的實施例中，拐角為圓角結構。該結構使得拐角處出現了一適合絕緣層210沉積的位置，因此絕緣層210在拐角處較厚。可以理解的，實際沉積時絕緣層210在拐角處的外緣也會隨拐角的形狀而產生變形，而不是一個直角。例如圖3中絕緣層210在拐角處的外緣也會是一個圓角結構，該圓角結構要比上述拐角處的圓角結構更小，需要指出的是圖3中未示出該絕緣層210在拐角處的外緣變形。上述具有硅通孔結構的半導體器件，在硅通孔220的頂端與硅襯底200上表面交界的拐角處覆蓋的絕緣層210較厚，保證了此處絕緣層210的保型覆蓋性，且因為厚度足夠，不會因器件使用中的熱應力導致絕緣層210開裂，因此增強了器件的可靠性，提高了產品的良率。圖4是再一實施例中具有硅通孔結構的半導體器件的剖面示意圖，其與圖2所示實施例的主要區別在于拐角包括內凹的圓槽結構，而不是圖2所示的圓角結構。圖5是在圖4所示結構上覆蓋了絕緣層210后的示意圖，同圖3 —樣，絕緣層210在拐角處的外緣變形也未示出。在圖2所示實施例中，圓角結構的半徑(如圖2的箭頭所示)為1-3微米。在圖4所示實施例中，圓槽結構的半徑為1-3微米。圖6是另一實施例中具有硅通孔結構的半導體器件的剖面示意圖，其與圖2、圖4所示實施例的主要區別在于拐角是倒角結構。在其中一個實施例中，形成拐角處的圓角、圓槽或倒角結構的刻蝕方式為反應離子刻蝕(reaction ion etching, RIE),在另一個實施例中,刻蝕方式為感應稱合等離子體(Induction Coupled Plasma)刻蝕。以上所述實施例僅表達了本技術的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本技術專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本技術構思的前提下，還可以做出若干變形和改進，這些都屬于本技術的保護范圍。因此，本技術專利的保護范圍應以所附權利要求為準。本文檔來自技高網...

【技術保護點】
一種具有硅通孔結構的半導體器件，包括：硅襯底，開設有自硅襯底上表面穿入內部的硅通孔；絕緣層，覆蓋于所述硅襯底上表面、硅通孔的側壁及硅通孔的底面；其特征在于，所述硅通孔的頂端與硅襯底上表面交界的拐角處覆蓋的絕緣層厚度，大于所述拐角旁的硅襯底上表面覆蓋的絕緣層及硅通孔的側壁覆蓋的絕緣層厚度。

【技術特征摘要】
1.一種具有硅通孔結構的半導體器件，包括: 硅襯底，開設有自硅襯底上表面穿入內部的硅通孔； 絕緣層，覆蓋于所述硅襯底上表面、硅通孔的側壁及硅通孔的底面； 其特征在于，所述硅通孔的頂端與硅襯底上表面交界的拐角處覆蓋的絕緣層厚度，大于所述拐角旁的硅襯底上表面覆蓋的絕緣層及硅通孔的側壁覆蓋的絕緣層厚度。2.根據權利要求1所述的半導體器件...

【專利技術屬性】
技術研發人員：孫蓉，張國平，趙松方，
申請(專利權)人：中國科學院深圳先進技術研究院，
類型：實用新型
國別省市：