本發(fā)明公開了一種基于翻轉(zhuǎn)電壓跟隨器的電源管理電路，包括穩(wěn)壓電路及偏置電路，能夠提供具有高速瞬態(tài)響應(yīng)特性的穩(wěn)定電壓，本發(fā)明用于FLASH存儲(chǔ)器內(nèi)核供電，穩(wěn)壓電路特點(diǎn)是在傳統(tǒng)翻轉(zhuǎn)電壓跟隨器結(jié)構(gòu)基礎(chǔ)上加入共柵放大器，并通過使用電阻負(fù)載代替電流...

本發(fā)明屬于電子設(shè)計(jì)自動(dòng)化、靜態(tài)時(shí)序分析領(lǐng)域，具體涉及一種用于FPGA靜態(tài)時(shí)序分析的并行優(yōu)化方法，旨在解決現(xiàn)有技術(shù)中靜態(tài)時(shí)序分析計(jì)算效率低、編譯時(shí)間長(zhǎng)的問題。本發(fā)明方法包括：根據(jù)構(gòu)建的面向FPGA的STA數(shù)據(jù)結(jié)構(gòu)對(duì)時(shí)序圖、時(shí)序約束進(jìn)行內(nèi)存...

本發(fā)明提供了一種頻率自適應(yīng)的占空比調(diào)制電路，接收可變頻率時(shí)鐘、參考電壓源，實(shí)現(xiàn)固定占空比的脈沖波形輸出，解決了脈寬調(diào)制電路的占空比無法直接受控的技術(shù)難題，除必須的輸入時(shí)鐘信號(hào)外，無需接收額外數(shù)字控制信號(hào)對(duì)脈寬進(jìn)行人為干預(yù)，具有輸出波形毛...

一種涂膠產(chǎn)品及臺(tái)面涂膠方法，主要強(qiáng)調(diào)的是臺(tái)面光刻膠的全覆蓋性，主要步驟：(1)采用粘附性強(qiáng)的負(fù)性光刻膠；(2)選用合適旋轉(zhuǎn)速度，利用旋轉(zhuǎn)涂膠方法涂光刻膠；(3)選用高粘附性負(fù)性光刻膠和合適的選轉(zhuǎn)速度進(jìn)行涂膠、曝光、顯影，然后再次重復(fù)涂膠...

本發(fā)明屬于電子器件領(lǐng)域，具體涉及了一種抗SET加固的鑒頻鑒相器，旨在解決現(xiàn)有的SET注入會(huì)改變PFD的輸出邏輯狀態(tài)，后級(jí)電路得到錯(cuò)誤的相位差指示信號(hào)的問題。本發(fā)明包括：第一級(jí)單元的輸出UP信號(hào)和輸出DOWN信號(hào)作為輸入控制邏輯的輸入，輸...

本發(fā)明提供的一種全介質(zhì)共振增強(qiáng)型光電探測(cè)器及其制作方法，屬于微納加工和硅基光電探測(cè)器領(lǐng)域。該增強(qiáng)型光電探測(cè)器包括底層SOI襯底；置于所述襯底上方的第一Si摻雜層；置于所述第一Si摻雜層上方的半導(dǎo)體吸收層，所述半導(dǎo)體吸收層內(nèi)部設(shè)計(jì)為周期性...

本發(fā)明屬于電路應(yīng)用領(lǐng)域，具體涉及了一種針對(duì)陶瓷封裝FPGA的封裝阻抗壓降的二級(jí)電壓反饋系統(tǒng)，旨在解決現(xiàn)有的方法存在著無法補(bǔ)償陶瓷封裝芯片因封裝產(chǎn)生的壓降的問題。本發(fā)明包括：開關(guān)電源的反饋環(huán)路的采樣點(diǎn)連接至FPGA芯片背面電源引腳；DAC...

本發(fā)明公開了一種采用負(fù)反饋網(wǎng)絡(luò)的全差分余量放大器，包括：兩級(jí)全差分運(yùn)放、共模信號(hào)放大電路、采樣網(wǎng)絡(luò)和負(fù)反饋網(wǎng)絡(luò)；其中，采樣網(wǎng)絡(luò)與兩級(jí)全差分運(yùn)放串聯(lián)；負(fù)反饋網(wǎng)絡(luò)并聯(lián)接入兩級(jí)全差分運(yùn)放；共模信號(hào)放大電路并聯(lián)接入兩級(jí)全差分運(yùn)放的第一級(jí)運(yùn)放。本...

本技術(shù)屬于半導(dǎo)體器件測(cè)試技術(shù)領(lǐng)域，具體涉及了一種用于熱阻測(cè)試的MOS器件無損測(cè)試夾具，旨在解決現(xiàn)有技術(shù)測(cè)試效率低，無法進(jìn)行批量快速測(cè)試，增加了人工及時(shí)間成本的問題。本技術(shù)包括：測(cè)試板、導(dǎo)線、測(cè)試座和插排；測(cè)試板與導(dǎo)線的一端電連接，導(dǎo)線的...

本發(fā)明屬于強(qiáng)輻照環(huán)境退化圖像處理領(lǐng)域，具體涉及一種基于深度殘差網(wǎng)絡(luò)的固定模式噪聲消除方法，旨在解決應(yīng)用于輻照環(huán)境中的攝像設(shè)備普遍存在輻射引起的圖像退化，而現(xiàn)有去噪方法難以去除動(dòng)態(tài)存在的固定模式噪聲，進(jìn)而無法獲取清晰圖像的問題。本發(fā)明方法...

本發(fā)明屬于信號(hào)處理技術(shù)領(lǐng)域，具體涉及一種多通道高速采樣的多級(jí)相位修正方法、系統(tǒng)，旨在解決高復(fù)雜度FPGA設(shè)計(jì)導(dǎo)致的延時(shí)值難以校正、采樣誤差大，無法保證高速ADC穩(wěn)定可靠的工作的問題。本發(fā)明方法包括：使用FPGA芯片配置多通道模數(shù)轉(zhuǎn)換器的...

本發(fā)明屬于高速信號(hào)采集輸出技術(shù)領(lǐng)域，具體涉及了一種基于相位自反饋的AD片或DA片的同步方法及系統(tǒng)，旨在解決現(xiàn)有的系統(tǒng)中的兩片難以保持同步且容易受環(huán)境溫度的影響的問題。本發(fā)明包括：初始化兩路的SYNC信號(hào)延時(shí)；對(duì)兩路進(jìn)行SYNC信號(hào)延時(shí)；...

本發(fā)明提供一種面向Chiplet架構(gòu)微系統(tǒng)的單粒子閂鎖效應(yīng)試驗(yàn)系統(tǒng)，Chiplet微系統(tǒng)測(cè)試板卡用于Chiplet微系統(tǒng)進(jìn)行單粒子閂鎖試驗(yàn)，由微系統(tǒng)所需外圍供電電路、存儲(chǔ)電路、通信電路等組成；多路可調(diào)供電模塊用于向Chiplet微系統(tǒng)測(cè)...

本發(fā)明屬于通信技術(shù)領(lǐng)域，具體涉及了一種基于通用IO加載SPARC架構(gòu)SoC的方法及系統(tǒng)，旨在解決現(xiàn)有的引導(dǎo)方法存在著為非易失存儲(chǔ)器加載，更換程序較為繁瑣，且具有風(fēng)險(xiǎn)項(xiàng)的問題。本發(fā)明包括：對(duì)ELF文件進(jìn)行解析，得到加載代碼段數(shù)據(jù)字節(jié)數(shù)組的...

本發(fā)明提供一種面向空間緊湊型瞄具的異構(gòu)信息處理微系統(tǒng)，采用微系統(tǒng)集成工藝在單個(gè)封裝內(nèi)集成：數(shù)據(jù)處理模組，用于數(shù)據(jù)計(jì)算處理和算法實(shí)現(xiàn)；多元混合存儲(chǔ)模組，為微系統(tǒng)啟動(dòng)和運(yùn)行提供大容量存儲(chǔ)空間支持；信息交互接口模組，用于微系統(tǒng)內(nèi)部及與外部的信...

本發(fā)明公開了一種抗雙節(jié)點(diǎn)翻轉(zhuǎn)加固的鎖存器電路結(jié)構(gòu)，反相器電路用于反相輸入數(shù)據(jù)信號(hào)D、產(chǎn)生時(shí)鐘信號(hào)CLKNN以及輸出Q；延時(shí)電路用于延時(shí)瞬態(tài)脈沖；C單元結(jié)構(gòu)用于濾波；時(shí)鐘控制輸入結(jié)構(gòu)用于控制信號(hào)在鎖存器中的傳播；鎖存器電路用于保證電路在受...

本發(fā)明屬于器件檢測(cè)與定位技術(shù)領(lǐng)域，具體涉及一種疊層封裝半導(dǎo)體器件缺陷檢測(cè)與定位方法、系統(tǒng)，旨在解決疊層封裝半導(dǎo)體器件的缺陷難以定位的問題。本方法包括：獲取失效的疊層封裝半導(dǎo)體器件的結(jié)構(gòu)參數(shù)、材料參數(shù)；若疊層封裝半導(dǎo)體器件為陶瓷封裝器件，...

本發(fā)明涉及一種FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，包括數(shù)據(jù)輸入結(jié)構(gòu)、時(shí)鐘輸入結(jié)構(gòu)、四個(gè)時(shí)鐘控制結(jié)構(gòu)，延時(shí)結(jié)構(gòu)、數(shù)據(jù)主鎖存結(jié)構(gòu)、數(shù)據(jù)從鎖存結(jié)構(gòu)和數(shù)據(jù)輸出結(jié)構(gòu)，觸發(fā)器對(duì)數(shù)據(jù)主鎖存結(jié)構(gòu)和數(shù)據(jù)從鎖存結(jié)構(gòu)均使用冗余反饋電路鎖存...

本發(fā)明公開了一種更少敏感節(jié)點(diǎn)的抗單粒子翻轉(zhuǎn)鎖存器電路結(jié)構(gòu)，包括：時(shí)鐘濾波電路、延時(shí)濾波電路、鎖存電路和堆疊反相器電路。時(shí)鐘濾波電路用于過濾時(shí)鐘端的單粒子瞬態(tài)脈沖并向所述的鎖存電路提供時(shí)鐘信號(hào)。延時(shí)濾波電路用于過濾數(shù)據(jù)端單粒子瞬態(tài)脈沖并向...

本發(fā)明提出一種用于高速串行IO接口接收端的通用測(cè)試采樣電路，包括第一低通濾波器、第二低通濾波器和第一RX測(cè)試采樣電路、第二RX測(cè)試采樣電路以及第一比較器、第二比較器和為兩個(gè)RX測(cè)試采樣電路和兩個(gè)比較器提供參考電壓及偏置電壓的RX測(cè)試偏置...