用于堆疊晶片封裝體的多晶片構造塊及其制造方法技術

說明了用于堆疊晶片封裝體的多晶片構造塊及其制造方法。該多晶片構造塊包括具有第一表面和第二表面的彎曲條帶，每個表面包括多個電跡線。第一晶片，其通過第一組多個互連耦合到所述彎曲條帶的所述第一表面的所述多個電跡線。第二晶片，其通過第二組多個互連耦合到所述彎曲條帶的所述第二表面的所述多個電跡線。

【技術實現步驟摘要】

本專利技術的實施方式屬于半導體封裝領域，并且更特別地，屬于用于堆疊晶片(die)封裝體(package)的多晶片構造塊領域。
技術介紹
當今的消費電子市場經常會需要要求非常繁復的電路的復雜功能。隨著基本構造塊的尺寸越來越小(例如晶體管)，每次改良換代都會使單個鏡片上能夠集成更為繁復的電 路。另一方面，雖然這種縮放通常被視為尺寸的減小，但從另一個角度來講，希望被包含在半導體封裝體中的半導體晶片的數量實際上可以不斷增大，從而在單個封裝體內能夠包括多功能組件或增大的容量。C4焊球(solder ball)連接多年來被用于提供半導體器件和襯底之間的倒裝芯片互連。倒裝芯片或受控塌陷芯片連接(C4)是用于半導體器件的一種安裝類型，所述半導體器件例如集成電路(IC)芯片、MEMS或利用焊錫塊來連接而不是引線接合(wire bonding)的組件。焊錫塊被熔敷在C4位于襯底封裝體的頂側上的焊盤上。為了將半導體器件安裝到襯底上，將其翻轉——使有源側朝向安裝區域。焊錫塊用于將半導體器件直接連接到襯底。然而，這種方法可能會受到安裝區域的尺寸的限制并且可能不易適用于堆疊晶片。另一方面，傳統的引線接合方法可能限制可以合理地包含在單個半導體封裝體中的半導體晶片的數量。此外，當試圖將大量半導體晶片封裝到半導體封裝體中時，可能引起一般的結構問題。因此，還需要對半導體封裝體的演進進行額外改進。
技術實現思路
本專利技術提供了一種用于堆疊晶片封裝體的多晶片構造塊，該多晶片構造塊包括具有第一表面和第二表面的彎曲條帶，每個表面包括多個電跡線；第一晶片，其通過第一組多個互連耦合到所述彎曲條帶的所述第一表面的所述多個電跡線；以及第二晶片，其通過第二組多個互連耦合到所述彎曲條帶的所述第二表面的所述多個電跡線。本專利技術提供了一種半導體封裝體，該半導體封裝體包括襯底；被堆疊的多個多晶片構造塊，耦合到所述襯底的表面，其中每個多晶片構造塊包括具有第一表面和第二表面的彎曲條帶，每個表面包括多個電跡線；第一晶片，其通過第一組多個互連耦合到所述彎曲條帶的所述第一表面的所述多個電跡線；第二晶片，其通過第二組多個互連耦合到所述彎曲條帶的所述第二表面的所述多個電跡線；以及模塑件，其被置于所述襯底之上，并且包裹所述被堆疊的多個多晶片構造塊。一種用于制造堆疊晶片封裝體的多晶片構造塊的方法，該方法包括提供具有第一表面和第二表面的彎曲條帶，每個表面包括多個電跡線；通過第一組多個互連將第一晶片耦合到所述彎曲條帶的第一表面的多個電跡線；以及通過第二組多個互連將第二晶片耦合到所述彎曲條帶的第二表面的多個電跡線。附圖說明圖I說明了根據本專利技術的實施方式的用于堆疊晶片封裝體的雙晶片構造塊的剖面圖；圖2說明了根據本專利技術的實施方式包括一對雙晶片構造塊的堆疊晶片封裝體的剖面圖；圖3說明了表示根據本專利技術的實施方式使用制造用于堆疊晶片封裝體的雙晶片構造塊的方法來進行操作的流程圖；圖4說明了根據本專利技術的實施方式用于堆疊晶片封裝體的四晶片構造塊的剖面圖。·具體實施例方式本文說明用于堆疊晶片封裝體的多晶片構造塊。在以下說明中，提出了多個具體細節(例如具體尺寸)，以便提供對本專利技術的實施方式的充分理解。本領域技術人員應該清楚本專利技術的實施方式可以在不具有這些具體細節的情況下被實施。在其他實例中，并沒有對公知的功能(例如具體的半導體晶片的功能等)進行詳細說明，以免使本專利技術的實施方式顯得不必要地模糊。此外，應該理解到，附圖中所示的各實施方式是示例性表示并且不必按比例繪制。本文公開的是用于堆疊晶片封裝體的多晶片構造塊。在一個實施方式中，多晶片構造塊包括具有第一表面和第二表面的彎曲條帶(flex tape)，每個表面包括多個電跡線(electrical trace)。第一晶片通過第一組多個互連稱合到所述彎曲條帶的第一表面的多個電跡線。第二晶片通過第二組多個互連耦合到所述彎曲條帶的第二表面的多個電跡線。在一個實施方式中，提出了一種用于制造堆疊晶片封裝體的多晶片構造塊的方法，該方法包括提供具有第一表面和第二表面的彎曲條帶，其中每個表面包括多個電跡線。第一晶片通過第一組多個互連耦合到所述彎曲條帶的第一表面的多個電跡線。第二晶片通過第二組多個互連耦合到所述彎曲條帶的第二表面的多個電跡線。根據本專利技術的實施方式，形成多晶片構造塊以及隨后堆疊多晶片構造塊使得堆疊晶片封裝體具有更大的靈活度。例如，在一個實施方式中，每一個多晶片構造塊中均具有其自身的中央彎曲條帶，該中央彎曲條帶將所述晶片接合到一起。彎曲條帶和多晶片構造塊的使用使得絕大多數甚至全部通常用于封裝這種晶片的引線接合能夠被替代。因此，在一個實施方式中，當將許多晶片一起堆疊到單個封裝體中時，消除了復雜的引線接合陣列的問題。此外，在一個實施方式中，彎曲條帶和多晶片構造塊的使用使得存儲器和邏輯晶片兩者能夠更簡單的集成在一起。在另一個實施方式中，彎曲條帶和多晶片構造塊的使用使得具有不同尺寸的晶片能夠更簡單的集成。多晶片構造塊可以被制造以用于半導體封裝體中。圖I說明了根據本專利技術的實施方式的用于堆疊晶片封裝體的雙晶片構造塊的剖面圖。參考圖1，用于堆疊晶片封裝體的雙晶片構造塊100包括第一晶片104和第二晶片106。第一晶片104和第二晶片106中的每一個均包括位于其上的多個互連108。雙晶片構造塊100還包括具有第一表面和第二表面的彎曲條帶110。每個表面均包括多個電跡線112。根據本專利技術的實施方式，第一晶片104通過第一組多個互連108耦合到彎曲條帶110的第一表面的多個電跡線112。此外，第二晶片106通過第二組多個互連耦合到彎曲條帶110的第二表面的多個電跡線。在一個實施方式中，彎曲條帶110包括聚酰亞胺材料并且多個電跡線112由銅來構成。在一個實施方式中，銅表面涂覆有鎳和金。在一個實施方式中，在第一晶片104和第二晶片106之間具有彎曲條帶110，其在第一晶片104和第二晶片106之間的厚度大約在15-75微米的范圍內，在第一晶片104和第二晶片106之間還具有每一組所述多個電跡線112，其在第一晶片104和第二晶片106之間的厚度大約在10-20微米的范圍內。多個電跡線112的實際布局可以基于特定應用而不同。例如，在一個實施方式中，每一組所述多個電跡線112均包括連續的導電線路，該導電線路按圖I中所示沿與剖面中顯示的多個互連中的每個互連的方向平行的方向延伸。在另一個實施方式中，每一組所述多個電跡線112均包括連續的導電線路，該導電線路按圖2中所示沿與剖面中顯示的多個互連中的每個互連的方向垂直的方向延伸(見例如下述圖2中的元件212)。·根據本專利技術的實施方式，如圖I所示，每一組所述多個互連108均由金屬凸塊陣列構成，并且導電粘合劑130散布在每個金屬凸塊之間。在一個實施方式中，每個金屬凸塊陣列中的每個金屬凸塊由金屬(例如，但不限于，銅、金或鎳)構成。導電粘合劑130可以是適于凸塊與跡線粘合的材料。在一個實施方式中，導電粘合劑130由各向異性導電粘合劑構成。在一個實施方式中，導電粘合劑130包括的材料可以是例如，但不限于，各向異性導電環氧丙烯酸酯料劑(paste)或薄膜。第一晶片104和第二晶片106可以是在電子工業中使用的任何適當的獨立半導體芯片，并且不必在形式或功能上相同。本文檔來自技高網...

【技術保護點】
一種用于堆疊晶片封裝體的多晶片構造塊，該多晶片構造塊包括：具有第一表面和第二表面的彎曲條帶，每個表面包括多個電跡線；第一晶片，該第一晶片通過第一組多個互連耦合到所述彎曲條帶的所述第一表面的所述多個電跡線；以及第二晶片，該第二晶片通過第二組多個互連耦合到所述彎曲條帶的所述第二表面的所述多個電跡線。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：R·阿迪穆拉，任明鎮，
申請(專利權)人：R·阿迪穆拉，任明鎮，
類型：發明
國別省市：