本發(fā)明專利技術公開了一種半導體器件的保護環(huán)，所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括：保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶-金屬間介質(zhì)膜和外延層，與高摻雜濃度的硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述多晶-金屬間介質(zhì)膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。本發(fā)明專利技術能更好的起到保護和屏蔽作用，提高器件的可靠性。
【技術實現(xiàn)步驟摘要】
本專利技術涉及半導體集成電路領域，特別是涉及一種半導體器件的保護環(huán)。
技術介紹
半導體器件的保護環(huán)(以下簡稱“保護環(huán)”)，主要用來保護芯片切割時不受損壞，阻止切割時因刀片產(chǎn)生的裂痕損壞到芯片。一般是將接觸孔/通孔/金屬相疊形成的一個金屬屏蔽環(huán)，它與核心芯片有一定的間距，與硅片的切割道也有一定的距離，所述的間距和距離按工藝，器件不同會有所不同。所述保護環(huán)一般可以接地，例如在使用P型基片的情況下，與P+接在一起，接到芯片的地。所述保護環(huán)也可以懸空。所述保護環(huán)除了在切割時起到保護外，也能起到其他作用，如屏蔽芯片外的干擾；可以防止潮氣從側(cè)面斷口侵入等；而將外部產(chǎn)生的任何電荷的影響就近接地，可以使外部對芯片本體的沖擊降到最小。參見圖1，現(xiàn)有的半導體器件的保護環(huán)，主要是在芯片的上部，通過金屬屏蔽來實現(xiàn)。其中，30為金屬線，31為介質(zhì)膜，32為連接通孔，33為接觸孔，34為場氧。
技術實現(xiàn)思路
本專利技術要解決的技術問題是提供一種半導體器件的保護環(huán)，能更好的起到保護和屏蔽作用，提高器件的可靠性。為解決上述技術問題，本專利技術的半導體器件的保護環(huán)是采用如下技術方案實現(xiàn)的所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶-金屬間介質(zhì)膜和外延層，與高摻雜濃度(即電阻率小于O.1歐姆.厘米)的 硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述多晶-金屬間介質(zhì)膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。所述硅襯底可以是P型的，也可以是N型的。針對很多半導體器件中，半導體芯片是在摻雜濃度很低的外延層上形成的，外延層下有摻雜濃度很高(電阻率小于O.1歐姆.厘米)的同型基片的結(jié)構特點；本專利技術在多晶-金屬間介質(zhì)膜的表面之上，通過在通孔中填充金屬與金屬層聯(lián)通，實現(xiàn)保護。在多晶-金屬間介質(zhì)膜的下面，通過保護環(huán)深溝槽穿通摻雜濃度低的外延層到摻雜濃度高的硅襯底，之后在保護環(huán)深溝槽中填充金屬。該保護環(huán)深溝槽將將整個半導體器件的芯片包圍起來，并將摻雜濃度高的硅襯底與硅片表面上的金屬層連在一起，形成更好的屏蔽和保護，提高了器件的可靠性；保護環(huán)深溝槽填充金屬的形成與金屬塞的形成過程能有很好的兼容性，不額外增加成本。附圖說明下面結(jié)合附圖與具體實施方式對本專利技術作進一步詳細的說明圖1是現(xiàn)有的保護環(huán)結(jié)構的截面示意圖；圖2是保護環(huán)與芯片，切割道關系的俯視圖；圖3是第一種器件結(jié)構和保護環(huán)截面示意圖；圖4是第二種器件結(jié)構和保護環(huán)截面示意圖；圖5是第三種器件結(jié)構和保護環(huán)截面示意圖；圖6是第四種器件結(jié)構和保護環(huán)截面示意圖；圖7是第五種器件結(jié)構和保護環(huán)截面示意圖；圖8是第六種器件結(jié)構和保護環(huán)截面示意圖；圖9是第七種器件結(jié)構和保護環(huán)截面示意圖；圖10是第八種器件結(jié)構和保護環(huán)截面示意圖；。具體實施例方式保護環(huán)與芯片，切割道的關系參見圖2所示。芯片有源區(qū)與保護環(huán)24之間有一定的距離，按照不同的器件結(jié)構和應用，這一距離也不同，在一般芯片的工作電壓(Vdd)低于100伏的情況下，距離可以為O. 5 20微米；在芯片中有高壓器件如600V的情況下，這一距離可以更大，大于20微米，例如50微米。 保護環(huán)24的寬度由工藝和器件結(jié)構而定，一般可以在2 10微米；保護環(huán)24與切割道23之間的距離視不同的切割技術、切割工藝而不同。如果采用機械切割，切割速率較快，易于引起顆粒和硅裂，這一距離就較大，可以在5 30微米；如果是采用激光或等離子體刻蝕等工藝，顆粒很少，硅裂也很小，這一距離可以很小，如O. 5 10微米。圖2中，輕摻雜漏區(qū)28 (LDD，Lightly Doped Drain)將高摻雜濃度的N+漏區(qū)27包住；其中，25為柵極，26為N+源區(qū)，29為P阱。實施一參見圖3所示，本實施例是一層金屬的保護環(huán)結(jié)構，圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括第一金屬層18，該第一金屬層18之下的保護環(huán)深溝槽153，以及一 P型區(qū)(即離子分布區(qū)，與所述P-外延層2相同類型)52。保護環(huán)深溝槽153中先依次淀積一層金屬阻擋層和一層金屬阻擋層16，然后再用填充金屬17填滿。所述第一金屬層18與填充金屬17電連接。保護環(huán)深溝槽153穿過多晶-金屬介質(zhì)膜11和P-外延層2，與高摻雜濃度的P+襯底I直接相連；P型區(qū)52分布在保護環(huán)深溝槽53的兩偵U。所述保護環(huán)深溝槽151的深度為3 60微米，寬度為O. 2 5微米。所述P型區(qū)52的深度大于等于芯片中其它同類型的離子注入?yún)^(qū)的最大深度。所述高摻雜濃度的P+襯底I，是指電阻率小于O.1歐姆.厘米的P+襯底。實施二參見圖4所示，本實施例是多層金屬的保護環(huán)結(jié)構(圖4僅以二層為例)。頂層金屬20與次頂層金屬之間由金屬-金屬間介質(zhì)膜111隔離絕緣，在該金屬-金屬間介質(zhì)膜111中形成通孔19 ;所述通孔19中先依次淀積一層金屬阻擋層和一層金屬阻擋層16，然后再用填充金屬17填滿。頂層金屬20與次頂層金屬之間通過所述通孔19中的填充金屬17實現(xiàn)電連接；如此重復，直到連接到第一金屬層18。其余與實施例一完全相同。實施例三參見圖5所示，本實施例為多層金屬的保護環(huán)結(jié)構(圖5僅以二層為例)，包括頂層金屬20,隔離絕緣頂層金屬20與次頂層金屬的金屬-金屬間介質(zhì)膜111，形成在金屬-金屬間介質(zhì)膜111中的通孔19。本實施例與實施例二的區(qū)別在于，P型區(qū)52的上方有場氧化膜154，該場氧化膜154分布在保護環(huán)深溝槽153的兩側(cè)。其余與實施例二完全相同。實施例四參見圖6所示，本實施例為多層金屬的保護環(huán)結(jié)構(圖6僅以二層為例)，包括頂層金屬20，通孔19。本實施例與實施例三的區(qū)別在于場氧化膜154分布在保護環(huán)深溝槽153的靠近切割道的一側(cè)。其余與實施例三完全相同。或者，所述場氧化膜154分布在所述保護環(huán)深溝槽153的靠近芯片的一側(cè)，其余與實施例三完全相同。實施例五參見圖7所示，本實施例為多層金屬的保護環(huán)結(jié)構(圖7僅以二層為例)。本實施例與實施三的區(qū)別在于，P型區(qū)52分布在保護環(huán)深溝槽153的靠近芯片的一側(cè)；P型區(qū)52的上方有場氧化膜154，場氧化膜154分布在保護環(huán)深溝槽153的兩側(cè)。其余與實施例三完全相同。實施六參見圖8所示，本實施例為多層金屬的保護環(huán)結(jié)構(圖8僅示出二層)。本實施例與實施三的區(qū)別在于，P型區(qū)52僅分布在保護環(huán)深溝槽153的靠近芯片的一側(cè)，且無場氧化膜154。其余與實施例三完全相同。 實施例七參見圖9所示，本實施例為多層金屬的保護環(huán)結(jié)構(圖9僅示出二層)。本實施例與實施三的區(qū)別在于，無P型區(qū)52和場氧化膜154。其余與實施例三完全相同。實施例八參見圖10所示，本實施例為多層金屬的保護環(huán)結(jié)構(圖10僅示出二層)，本實施例與實施三的區(qū)別在于，無P型區(qū)52。其余與實施例三完全相同。下面結(jié)合圖5，以一個擴散金屬氧化物半導體(RFLDM0S)器件為例，對實施例三的工藝實現(xiàn)方法作進一步詳細的說明，其它實施例可參考實施。包括如下步驟步驟一、在P+襯底I ( 一般摻硼，電阻率O. 01 O. 02歐姆.厘米)上成長P-外延層2。該P-外延層的摻雜濃度和厚度按器件耐壓的設計不同而不同；如耐壓在60伏，可采用電阻率10 20歐姆.厘本文檔來自技高網(wǎng)...
【技術保護點】
一種半導體器件的保護環(huán)，其特征在于，所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括：保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶?金屬間介質(zhì)膜和外延層，與高摻雜濃度的硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述多晶?金屬間介質(zhì)膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。
【技術特征摘要】
1.一種半導體器件的保護環(huán)，其特征在于，所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括 保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶-金屬間介質(zhì)膜和外延層，與高摻雜濃度的硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿； 所述多晶-金屬間介質(zhì)膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。2.如權利要求1所述的保護環(huán)，其特征在于在所述多晶-金屬間介質(zhì)膜上端還設有多層金屬-金屬間層間膜，各層金屬-金屬間層間膜的上端均設有金屬層，各層金屬-金屬間層間膜中均設有通孔，各通孔中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述各層金屬層通過通孔中的填充金屬電連接，直至連接到第一金屬層。3.如權利要求1或2所述的保護環(huán)，其特征在于在所述保護環(huán)深溝槽的兩側(cè)，分別有一個與所述外延層同類型的離子分布區(qū)。4.如權利要求3所述的保護環(huán)，其特征在于在所述離子分布區(qū)上方形成有場氧化膜，該場氧化膜分布在所述保護環(huán)深溝槽的兩側(cè)。5.如權利要求3所述的保護環(huán)，其特征在于在所述離子分布區(qū)上方形成有一場氧化膜，該場氧化膜分布在所述保護環(huán)深溝槽的靠近切割道的一側(cè)；或者，該場氧化膜分布在所述保護環(huán)深溝槽的靠近芯片的一側(cè)。6.如權利要求3所述的保護環(huán)，其特征在于所述離子注入?yún)^(qū)的深度大于等于芯片中其它同類型的離子注入?yún)^(qū)的最大深度。7.如權利要求1或2所述的保護環(huán)，其特征在于在所述保護環(huán)深溝槽的靠近芯片的一側(cè)有一個與所述外延層...
【專利技術屬性】
技術研發(fā)人員：肖勝安，遇寒，
申請(專利權)人：上海華虹NEC電子有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。