漂移區(qū)的形成方法技術

本發(fā)明專利技術提出一種漂移區(qū)的形成方法，在半導體襯底上形成柵極，再涂覆光刻膠層，對所述光刻膠層進行顯影、曝光處理后，先對柵極兩側暴露出的柵極介質層進行刻蝕，保留一部分柵極介質層，再直接對剩余的柵極介質層以及其下的半導體襯底進行離子注入形成漂移區(qū)，從而簡化了工藝步驟，降低了生產成本。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，尤其涉及一種。
技術介紹
目前，一般非對稱型MOS管，其源極不可耐高壓，只有漏極可耐高壓，而另一種對稱型MOS管，其源極和漏極均能承受高壓。因此，高壓集成電路中多數采用對稱型MOS器件。傳統(tǒng)的高壓對稱型MOS管的形成方法包括首先，提供半導體襯底10，在所述半導體襯底10上柵極介質層20 ;在所述柵極介質層20上形成柵極30，如圖I所示；其中，所述柵極介質層20的厚度通常大于400埃。 接著，涂覆第一光刻膠層41，所述第一光刻膠層41覆蓋所述半導體襯底10以及所述柵極30 ;隨后對所述第一光刻膠層41進行曝光、顯影，暴露出所述柵極30兩側的所述柵極介質層20，如圖2所示；接著，以所述第一光刻膠層41作為掩膜，對暴露的柵極介質層20進行刻蝕，保留一部分的柵極介質層20’ ；去除所述第一光刻膠層41，暴露出所述柵極30，如圖3所示；接下來，涂覆第二光刻膠層42，并對所述第二光刻膠層42進行曝光、顯影，暴露出所述柵極30兩側的柵極介質層20’ ；對剩余的柵極介質層20’及所述半導體襯底10進行離子注入，形成P型漂移區(qū)(或N型漂移區(qū))70，并去除所述第二光刻膠層42，如圖4以及圖5所示。通常，由于在制備高電壓器件時，所述柵極介質層20的厚度超過400埃，當離子注入所述柵極介質層20以及所述半導體襯底10形成P型漂移區(qū)70 (或N型漂移區(qū)70)時，柵極介質層20過厚會對離子進行一定的阻擋，會導致形成的P型漂移區(qū)70 (或N型漂移區(qū)70)過淺，甚至失敗。所以需要先刻蝕去除一部分所述柵極30兩側的柵極介質層20，使離子更加容易注入至所述柵極30兩側的所述半導體襯底10形成P型漂移區(qū)70 (或N型漂移區(qū) 70)。然而現有工藝中，先進行涂覆第一光刻膠層，對第一光刻膠層進行曝光、顯影處理之后，第一光刻膠層只覆蓋柵極，借助第一光刻膠層作為掩膜，再對所述柵極介質層進行刻蝕；一方面由于所述第一光刻膠層受到一定的損傷，另一方面后續(xù)進行離子注入需要重新制作光刻膠層作為掩膜只暴露出柵極兩側源漏極區(qū)域的半導體襯底，從而才可以進行離子注入，因而需要去除所述第一光刻膠層，再涂覆第二光刻膠層，對第二光刻膠層進行曝光、顯影處理之后，再進行離子注入形成P型漂移區(qū)70 (或N型漂移區(qū)70)。其中，第一光刻膠層用于作為刻蝕柵極介質層的刻蝕掩膜層，第二光刻膠層用于作為離子注入的掩膜層，導致現有技術的工藝繁瑣，并且浪費耗材，增加成本。
技術實現思路
本專利技術的目的在于提出一種，減少工藝步驟，降低生產成本。為了實現上述目的，本專利技術提出一種，包括提供半導體襯底；在所述半導體襯底的表面形成柵極介質層；在所述柵極介質層的表面形成柵極；涂覆光刻膠層，所述光刻膠層覆蓋所述半導體襯底以及所述柵極；對所述光刻膠層進行曝光、顯影，暴露出所述柵極兩側的柵極介質層；以所述光刻膠層作為掩膜，刻蝕去除一部分的柵極介質層；以所述光刻膠層作為阻擋，對剩余的柵極介質層及所述半導體襯底進行離子注入，形成漂移區(qū)。 進一步的，所述半導體襯底為N阱或P阱襯底。進一步的，所述柵極介質層的材質為二氧化硅。 進一步的，所述柵極介質層采用化學氣相沉積工藝形成。進一步的，所述柵極介質層的厚度大于400埃。進一步的，剩余的柵極介質層的厚度為80 120埃。進一步的，所述光刻膠層厚度大于20000埃。進一步的，所述漂移區(qū)為對稱漂移區(qū)。進一步的，所述漂移區(qū)為P型漂移區(qū)或者N型漂移區(qū)。與現有技術相比，本專利技術的有益效果主要體現于在半導體襯底上形成柵極，再涂覆光刻膠層，對所述光刻膠層進行顯影、曝光處理后，先對柵極兩側暴露出的柵極介質層進行刻蝕，保留一部分柵極介質層，再直接對剩余的柵極介質層以及其下的半導體襯底進行離子注入形成漂移區(qū)，從而簡化了工藝步驟，降低了生產成本。附圖說明圖I至圖5為現有技術中一漂移區(qū)形成方法的結構示意圖；圖6為本專利技術一實施例中的流程圖；圖7至圖11為本專利技術一實施例中漂移區(qū)形成方法的結構示意圖。具體實施例方式為了便于理解，下面將結合具體實施例與圖6-11對本專利技術進行詳細的描述。請參考圖6，本專利技術提出一種，包括步驟SI :提供半導體襯底100 ;所述半導體襯底100中形成有N阱或P阱(未圖示)，在本實施例中，選擇形成有N阱的半導體襯底100。步驟S2 :在所述半導體襯底100的表面形成柵極介質層，所述柵極介質層的厚度大于400埃；在本實施例中，所述半導體襯底100上制作第一器件區(qū)、第二器件區(qū)以及第三器件區(qū)，所述第一器件區(qū)用于形成高電壓器件，例如是30V高壓器件；所述第二器件區(qū)用于形成中電壓器件區(qū)；所述第三器件區(qū)用于形成低電壓器件區(qū)；當需要形成高電壓器件時，為了提高器件能承受的電壓，則需要形成較厚的柵極介質層，當需要形成低電壓電器時，只需要形成較薄的柵極介質層；形成此三類器件區(qū)的步驟具體包括首先，僅在第一器件區(qū)上形成第一柵極介質層(高電壓介質層)210 ;其次，僅在第一器件區(qū)和第二器件區(qū)上形成第二柵極介質層(中電壓介質層)220 ;接著，僅在第一器件區(qū)、第二器件區(qū)以及第三器件區(qū)上形成第三柵極介質層(低電壓介質層)230 ；由于本實施例僅涉及第一器件區(qū)(高電壓器件區(qū))，因此其他兩種器件區(qū)的形成工藝在此不再贅述，附圖僅示出了第一器件區(qū)。具體的，如圖7所示，本實施例中第一器件區(qū)的柵極介質層包括第一柵極介質層210、第二柵極介質層220以及第三柵極介質層230 ;所述第一柵極介質層210、所述第二柵極介質層220以及所述第三柵極介質層230材質均為二氧化硅；所述第一柵極介質層210、所述第二柵極介質層220以及所述第三柵極介質層230均采用化學氣相沉積工藝形成；所述第一柵極介質層210的厚度為400 500埃，例如是480埃；所述第二柵極介質層220的厚度為90 120埃，例如是110埃；所述第三柵極介質層230的厚度為30 50埃，例如是40埃。步驟S3 :在所述第三柵極介質層230的表面形成柵極300 ;其中，如圖7所示，先在所述第三柵極介質層230的表面形成一層多晶硅層，然后對所述多晶硅層進行刻蝕形成所述柵極300，此工藝為本領域常用的技術手段，在此不再贅述。步驟S4 :涂覆光刻膠層400，所述光刻膠層400覆蓋所述半導體襯底100以及所述·柵極300 ;其中，所述光刻膠層厚度大于20000埃，為后續(xù)刻蝕和離子注入做掩膜和阻擋。步驟S5 :對所述光刻膠層400進行曝光、顯影，暴露出所述柵極300兩側的第三柵極介質層230 ;其中，曝光和顯影均為本領域技術人員慣用的技術手段，在此不再贅述。一般來說，在所述光刻膠層400被曝光顯影處理之后，所述光刻膠層400只暴露出所述柵極300兩側的半導體襯底100，以便于后續(xù)工藝進行處理，如圖8所示。步驟S6 :以所述光刻膠層400作為掩膜，對暴露的第三柵極介質層230、第二柵極介質層220以及第一柵極介質層210進行刻蝕，保留一部分的第一柵極介質層210’，如圖9所示；正如
技術介紹
中提及的，由于所述第一柵極介質層210、第二柵極介質層220以及第三柵極介質層230的厚度之和通常超過400埃，當使用離子直接穿過第一柵極介質層210、第二柵極介質層220以及第三柵極介質層230對所述柵極400兩側的所述半導體襯底100進行注入時會導致本文檔來自技高網...

【技術保護點】
一種漂移區(qū)的形成方法，包括：提供半導體襯底；在所述半導體襯底的表面形成柵極介質層；在所述柵極介質層的表面形成柵極；涂覆光刻膠層，所述光刻膠層覆蓋所述半導體襯底以及所述柵極；對所述光刻膠層進行曝光、顯影，暴露出所述柵極兩側的柵極介質層；以所述光刻膠層作為掩膜，刻蝕去除一部分的柵極介質層；以所述光刻膠層作為阻擋，對剩余的柵極介質層及所述半導體襯底進行離子注入，形成漂移區(qū)。

【技術特征摘要】

【專利技術屬性】
技術研發(fā)人員：令海陽，黃慶豐，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發(fā)明
國別省市：