用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法技術

本發明專利技術公開了一種用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法，目的是抑制單粒子瞬態。技術方案是先斷開版圖中的多晶和金屬連接；將PMOS晶體管繞質心順時針旋轉90度，將NMOS晶體管繞質心逆時針旋轉90度；將PMOS和NMOS晶體管相互靠近，將N阱接觸向PMOS晶體管移動直至N摻雜與PMOS晶體管有源區接觸，將襯底接觸向NMOS晶體管移動直至P摻雜與NMOS晶體管有源區接觸；將PMOS晶體管有源區向N阱接觸有源區延伸直至兩者接觸，將NMOS晶體管有源區向襯底接觸有源區延伸直至兩者接觸；將斷開的連接恢復。采用本發明專利技術可以增強同一邏輯門內部PMOS和NMOS晶體管之間的電荷共享，削弱PMOS晶體管受到粒子轟擊時所引發的寄生雙極放大效應，具有很好的抗單粒子瞬態加固效果。

Nano CMOS domain reinforcement method for suppressing single particle transient by rotating transistor

The invention discloses a method for reinforcing a nano CMOS domain with a rotating transistor to suppress single particle transients, with the aim of suppressing single particle transients. The technical scheme is to disconnect the polycrystalline and metal layout connection; the PMOS transistor 90 degrees clockwise around the centroid, the NMOS transistor is rotated 90 degrees counterclockwise around the center of mass; PMOS and NMOS transistors are close to each other, will N well contact to the PMOS mobile N and PMOS doped transistor until the transistor active region of contact. The mobile substrate contact until P doped with NMOS transistor active region to contact NMOS transistor; transistor active region PMOS to N well contact active region extends to the contact, the NMOS transistor active region to the substrate contact active region extends until the two contact will restore the connection open. The invention can enhance the charge between the internal logic gate NMOS transistor PMOS and PMOS transistors are shared, weakened by the parasitic bipolar amplification effect of particle bombardment, has good anti single particle transient effect.

【技術實現步驟摘要】
用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法
本專利技術涉及納米CMOS集成電路抑制單粒子瞬態(SET，Single-EventTransient)的版圖加固技術，特別涉及用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法。
技術介紹
在宇宙空間中，存在著大量粒子(質子、電子、重離子等)。集成電路受到這些粒子的轟擊后，會產生單粒子瞬態。單粒子瞬態對于集成電路的正常工作將產生極大的負面影響。例如，當單粒子瞬態脈沖傳播至集成電路內部的存儲節點時，有可能誘發單粒子翻轉(SEU，Single-EventUpset)。粒子轟擊集成電路的線性能量傳遞(LET，LinearEnergyTransfer)值越高，產生的單粒子瞬態脈沖寬度越大，對集成電路構成的威脅就越大。航空航天領域使用的集成電路都會受到單粒子瞬態的威脅，使集成電路工作不穩定，甚至產生致命的錯誤。L.W.Massengill等人在IEEETransactiononNuclearScience(IEEE核科學匯刊)上發表的“SingleEventTransientsinDigitalCMOS-AReview”(關于數字CMOS電路中單粒子瞬態的綜述，2013年6月第60卷第3期，第1767-1790頁)指出，單粒子瞬態現已成為軟錯誤的一個主要來源。目前，納米CMOS集成電路制造工藝已成為主流，因此在納米CMOS工藝下開發集成電路抗單粒子瞬態加固技術尤為重要。單粒子瞬態脈沖寬度越大，越容易被后續時序單元鎖存，進而產生軟錯誤。一些抗單粒子瞬態加固技術就是從減小單粒子瞬態脈沖寬度入手。由PMOS晶體管和NMOS晶體管構成的邏輯門是集成電路的基本單元，因此抑制集成電路的單粒子瞬態可以從減小邏輯門中的單粒子瞬態脈沖寬度入手。抑制PMOS晶體管的寄生雙極放大效應可以減小單粒子瞬態脈沖寬度。O.A.Amusan等人在IEEETransactiononNuclearScience(IEEE核科學匯刊)上發表的“DesignTechniquestoReduceSETPulseWidthsinDeep-SubmicronCombinationalLogic”(深亞微米組合邏輯電路中減小單粒子瞬態脈沖寬度的設計技術，2007年12月第54卷第6期，第2060-2064頁)指出，將PMOS晶體管靠近N阱接觸，可以有效抑制PMOS晶體管中的寄生雙極放大效應，進而減小粒子轟擊PMOS晶體管時產生的單粒子瞬態脈沖寬度。另外，納米CMOS工藝下較為顯著的電荷共享(ChargeSharing)效應也可以被用來減小單粒子瞬態脈沖寬度。J.R.Ahlbin等人在IEEETransactiononDeviceandMaterialReliability(IEEE器件和材料可靠性匯刊)上發表的“EffectofMultiple-TransistorChargeCollectiononSingle-EventTransientPulseWidths”(多晶體管電荷收集對單粒子瞬態脈沖寬度的影響，2011年9月第11卷第3期，第401-406頁)指出，減小同一邏輯門內部PMOS晶體管和NMOS晶體管之間的間距，可以增強PMOS晶體管和NMOS晶體管之間的電荷共享，這有助于減小單粒子瞬態脈沖寬度。對于常規的邏輯門版圖，若采用O.A.Amusan的方法，將PMOS晶體管靠近N阱接觸，那么同一邏輯門內部PMOS晶體管與NMOS晶體管的間距將會變大，PMOS晶體管和NMOS晶體管之間的電荷共享將會減弱，這對于減小單粒子瞬態脈沖寬度不利；若采用J.R.Ahlbin的方法,減小PMOS晶體管和NMOS晶體管之間的間距，那么PMOS晶體管和N阱接觸的間距將會變大，這將會增強寄生雙極放大效應，對于減小單粒子瞬態脈沖寬度不利。
技術實現思路
本專利技術要解決的技術問題是：針對上述現有單粒子瞬態加固方法的缺點，提出用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法。提出的方法可以克服上述現有技術的不足，并且具有較好的抗單粒子瞬態加固效果。本專利技術的技術方案是：第一步，斷開集成電路版圖中PMOS晶體管與NMOS晶體管之間的金屬連接和多晶連接、PMOS晶體管與N阱接觸之間的金屬連接、NMOS晶體管與襯底接觸之間的金屬連接。第二步，將PMOS晶體管繞該PMOS晶體管的質心順時針旋轉90度，將NMOS晶體管繞該NMOS晶體管的質心逆時針旋轉90度。第三步，將PMOS晶體管和NMOS晶體管相互靠近直至兩者間距達到半導體代工廠提供的設計規則所允許的最小間距。第四步，將N阱接觸向PMOS晶體管移動直至N摻雜與PMOS晶體管有源區接觸，將襯底接觸向NMOS晶體管移動直至P摻雜與NMOS晶體管有源區接觸。第五步，將PMOS晶體管有源區向N阱接觸有源區延伸直至兩者接觸，將NMOS晶體管有源區向襯底接觸有源區延伸直至兩者接觸。第六步，將第一步斷開的集成電路版圖中晶體管與晶體管之間的多晶連接和金屬連接、晶體管與N阱接觸之間的金屬連接、晶體管與襯底接觸之間的金屬連接進行恢復。按以上方案設計的版圖抑制單粒子瞬態效應的過程為：當粒子轟擊NMOS晶體管時，由于PMOS晶體管和NMOS晶體管的間距很小(半導體代工廠提供的設計規則所允許的最小間距)，PMOS晶體管吸收了部分空穴，這部分空穴對NMOS晶體管吸收的電子可以起到一定的中和作用，因而有助于減小粒子轟擊NMOS晶體管所產生的單粒子瞬態脈沖寬度。當粒子轟擊PMOS晶體管時，由于NMOS晶體管距離PMOS晶體管很近，NMOS晶體管吸收了部分電子，這部分電子對PMOS晶體管吸收的空穴可以起到一定的中和作用，因而有助于減小粒子轟擊PMOS晶體管所產生的單粒子瞬態脈沖寬度；此外，由于N阱接觸與PMOS晶體管間距很小，PMOS晶體管附近的阱電勢得以保持穩定，這有效地抑制了PMOS晶體管的寄生雙極放大效應，從而也有助于減小粒子轟擊PMOS晶體管所產生的單粒子瞬態脈沖寬度。采用本專利技術可以達到以下技術效果：可以增強同一邏輯門內部PMOS晶體管和NMOS晶體管之間的電荷共享，且會削弱PMOS晶體管受到粒子轟擊時所引發的寄生雙極放大效應，對粒子轟擊PMOS晶體管和粒子轟擊NMOS晶體管均具有抗單粒子瞬態加固效果。附圖說明圖1(a)為常規的非門版圖，圖1(b)為本專利提出的非門版圖。圖2(a)為常規的與非門版圖，圖2(b)為本專利提出的與非門版圖。圖3(a)為常規的或非門版圖，圖3(b)為本專利提出的或非門版圖。圖4為本專利技術總體流程圖。圖5為常規非門版圖轉變為本專利技術非門版圖的流程示例圖。具體實施方式CMOS集成電路的邏輯門種類多樣，但它們都由PMOS晶體管和NMOS晶體管組成，本專利技術從原理上對所有CMOS集成電路邏輯門都有單粒子瞬態抑制效果。下面以CMOS集成電路中常見的三種邏輯門(非門、與非門、或非門)為例說明本專利技術的實施方法與單粒子瞬態抑制結果。圖1中N阱、N摻雜、P摻雜、有源區、金屬和多晶硅的圖樣對圖2、圖3和圖5也適用。在圖1、圖2和圖3中，NC為N阱接觸，PT為PMOS晶體管，NT為NMOS晶體管，PC為襯底接觸，A、A1和A2為輸入，Z為輸出。圖1為常規的非門版圖和本專利技術提出的非門版圖的對照圖，圖本文檔來自技高網...

【技術保護點】
一種用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法，其特征在于包括以下步驟：第一步，斷開集成電路版圖中PMOS晶體管與NMOS晶體管之間的金屬連接和多晶連接、PMOS晶體管與N阱接觸之間的金屬連接、NMOS晶體管與襯底接觸之間的金屬連接；第二步，將PMOS晶體管繞該PMOS晶體管的質心順時針旋轉90度，將NMOS晶體管繞該NMOS晶體管的質心逆時針旋轉90度；第三步，將PMOS晶體管和NMOS晶體管相互靠近直至兩者間距達到半導體代工廠提供的設計規則所允許的最小間距；第四步，將N阱接觸向PMOS晶體管移動直至N摻雜與PMOS晶體管有源區接觸，將襯底接觸向NMOS晶體管移動直至P摻雜與NMOS晶體管有源區接觸；第五步，將PMOS晶體管有源區向N阱接觸有源區延伸直至兩者接觸，將NMOS晶體管有源區向襯底接觸有源區延伸直至兩者接觸；第六步，將第一步斷開的集成電路版圖中晶體管與晶體管之間的多晶連接和金屬連接、晶體管與N阱接觸之間的金屬連接、晶體管與襯底接觸之間的金屬連接進行恢復。

【技術特征摘要】
1.一種用旋轉晶體管抑制單粒子瞬態的納米CMOS版圖加固方法，其特征在于包括以下步驟：第一步，斷開集成電路版圖中PMOS晶體管與NMOS晶體管之間的金屬連接和多晶連接、PMOS晶體管與N阱接觸之間的金屬連接、NMOS晶體管與襯底接觸之間的金屬連接；第二步，將PMOS晶體管繞該PMOS晶體管的質心順時針旋轉90度，將NMOS晶體管繞該NMOS晶體管的質心逆時針旋轉90度；第三步，將PMOS晶體管和NMOS晶體管相互靠近直至兩者間距達到半導體代工...

【專利技術屬性】
技術研發人員：陳書明，吳振宇，梁斌，胡春媚，池雅慶，陳建軍，黃鵬程，宋睿強，張健，劉蓉容，
申請(專利權)人：中國人民解放軍國防科學技術大學，
類型：發明
國別省市：湖南,43