提取存儲(chǔ)單元版圖的方法技術(shù)

本發(fā)明專利技術(shù)的一種提取存儲(chǔ)單元版圖的方法及裝置，包括：獲取存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。本發(fā)明專利技術(shù)中直接分辨出不同晶體管的源極、漏極、柵極，便于器件結(jié)構(gòu)的設(shè)計(jì)。

Method and device for extracting storage cell layout

A storage cell layout extraction method of the invention and the device comprises: acquiring memory cell layout, the layout includes second first polysilicon polysilicon active region, intersect with the active region and is part of the first polysilicon on both sides; definition of the active region near the first polysilicon as the body region; both sides of the active region close to the definition of the first polysilicon floating gate in second, the floating gate polysilicon is defined as a control gate; part of the body between the area of the first polysilicon is defined as the selection gate; the body region and the selection of the the active region defined between the gate drain region selection gate transistor source region; the active region will define the first polysilicon on both sides of the drain source / control gate transistor. The invention directly identifies the source, drain and gate of different transistors, so as to facilitate the design of the device structure.

【技術(shù)實(shí)現(xiàn)步驟摘要】
提取存儲(chǔ)單元版圖的方法及裝置
本專利技術(shù)涉及存儲(chǔ)單元
，尤其涉及一種提取存儲(chǔ)單元版圖的方法及裝置。
技術(shù)介紹
存儲(chǔ)單元裝置通常作為內(nèi)部元件、半導(dǎo)體集成電路提供于計(jì)算機(jī)或其它電子裝置中。存儲(chǔ)單元分為許多不同的類型，例如隨機(jī)存取存儲(chǔ)單元(RAM)、只讀存儲(chǔ)單元(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元(SDRAM)及非易失性快閃存儲(chǔ)單元。快閃存儲(chǔ)單元裝置已發(fā)展成為用于各種電子應(yīng)用的非易失性存儲(chǔ)單元的普遍來源。快閃存儲(chǔ)單元裝置通常使用允許高存儲(chǔ)單元密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)單元單元。快閃存儲(chǔ)單元的常見使用包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)及蜂窩式電話。存儲(chǔ)器中通常包括多個(gè)存儲(chǔ)單元，但是，現(xiàn)有技術(shù)中的存儲(chǔ)器中難以直接區(qū)分中存儲(chǔ)單元中的源極、柵極、漏極等結(jié)構(gòu)。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的在于，提供一種提取存儲(chǔ)單元版圖的方法及裝置，解決現(xiàn)有技術(shù)中的存儲(chǔ)單元的源極、漏極、漏極等結(jié)構(gòu)難以分辨的技術(shù)問題。為解決上述技術(shù)問題，本專利技術(shù)提供一種提取存儲(chǔ)單元版圖的方法，包括：獲取存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。可選的，所述第一多晶硅覆蓋部分所述有源區(qū)，并向背離所述有源區(qū)的兩側(cè)延伸。可選的，所述第二多晶硅覆蓋第一多晶硅相對的兩側(cè)，并覆蓋部分所述有源區(qū)。可選的，所述存儲(chǔ)單元的版圖還包括：位于所述有源區(qū)兩側(cè)，并與所述有源區(qū)相連的兩條位線。可選的，所述兩條位線分別于所述控制柵晶體管的源區(qū)/漏區(qū)相連。可選的，所述存儲(chǔ)單元的版圖還包括：位于所述第二多晶硅上的第一插塞，所述第一插塞位于所述控制柵極上。可選的，所述存儲(chǔ)單元的版圖還包括：位于所述有源區(qū)上的用于將所述體區(qū)接出的第二插塞。可選的，所述存儲(chǔ)單元的版圖還包括：位于所述第一多晶硅上的用于連接字線電壓的第三插塞。可選的，所述浮柵極還延伸至所述第一多晶硅的兩側(cè)。相應(yīng)的，本專利技術(shù)還提供一種提取存儲(chǔ)單元版圖的裝置，包括：版圖獲取單元，用于獲取所述存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；參數(shù)提取單元，所述參數(shù)提取單元包括有源區(qū)參數(shù)提取單元、第一多晶硅參數(shù)提取單元及第二多晶硅提取單元；其中，所述有源區(qū)參數(shù)提取單元將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；所述第一多晶硅參數(shù)提取單元將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述第二多晶硅參數(shù)提取單元所述浮柵極上的第二多晶硅定義為控制柵極；所述第一多晶硅參數(shù)提取單元將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；所述有源區(qū)參數(shù)提取單元將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；所述有源區(qū)參數(shù)提取單元將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。與現(xiàn)有技術(shù)相比，本專利技術(shù)的提取存儲(chǔ)單元版圖的方法包括：獲取存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。本專利技術(shù)中直接分辨出不同晶體管的源極、漏極、柵極，便于器件結(jié)構(gòu)的設(shè)計(jì)。附圖說明圖1為本專利技術(shù)一實(shí)施例中存儲(chǔ)單元的版圖提取裝置的結(jié)構(gòu)示意圖；圖2為本專利技術(shù)一實(shí)施例中的提取存儲(chǔ)單元版圖的方法流程圖；圖3為本專利技術(shù)一實(shí)施例中的存儲(chǔ)單元的版圖；圖4為本專利技術(shù)一實(shí)施例中提取體區(qū)的結(jié)構(gòu)示意圖；圖5為本專利技術(shù)一實(shí)施例中提取浮柵極的結(jié)構(gòu)示意圖；圖6為本專利技術(shù)一實(shí)施例中提取選擇柵極的結(jié)構(gòu)示意圖；圖7為本專利技術(shù)一實(shí)施例中提取選擇柵晶體管源區(qū)/漏區(qū)的結(jié)構(gòu)示意圖；圖8為本專利技術(shù)一實(shí)施例中提取控制柵晶體管源區(qū)/漏區(qū)的結(jié)構(gòu)示意圖；圖9為本專利技術(shù)一實(shí)施例中存儲(chǔ)單元的等效電路圖。具體實(shí)施方式下面將結(jié)合示意圖對本專利技術(shù)的提取存儲(chǔ)單元版圖的方法及裝置進(jìn)行更詳細(xì)的描述，其中表示了本專利技術(shù)的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本專利技術(shù)，而仍然實(shí)現(xiàn)本專利技術(shù)的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本專利技術(shù)的限制。本專利技術(shù)的核心思想在于，提供的提取存儲(chǔ)單元版圖的方法包括：獲取存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。本專利技術(shù)中直接分辨出不同晶體管的源極、漏極、柵極，便于器件結(jié)構(gòu)的設(shè)計(jì)。以下結(jié)合附圖對本專利技術(shù)的提取存儲(chǔ)單元版圖的方法及裝置進(jìn)行具體說明。參考圖1中所示，本專利技術(shù)提供的一種提取存儲(chǔ)單元版圖的裝置包括：版圖獲取單元1，所述版圖獲取單元用于獲取所述存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；參數(shù)提取單元2，所述參數(shù)提取單元包括有源區(qū)參數(shù)提取單元21、第一多晶硅參數(shù)提取單元22及第二多晶硅提取單元22，有源區(qū)參數(shù)提取單元、第一多晶硅參數(shù)提取單元及第二多晶硅提取單元分別對有源區(qū)、第一多晶硅及第二多晶硅的參數(shù)進(jìn)行提取。具體的，參考圖2中所示，采用上述裝置對存儲(chǔ)單元版圖進(jìn)行提取，提取存儲(chǔ)單元版圖的方法包括如下步驟：執(zhí)行步驟S1，參考圖3所示，版圖獲取單元首先獲取存儲(chǔ)單元的版圖，所述版圖包括位于半導(dǎo)體襯底100中的有源區(qū)110、與所述有源區(qū)110相交的第一多晶硅120及位于部分所述第一多晶硅120上的第二多晶硅130,。其中，所述第一多晶硅120覆蓋部分所述有源區(qū)110，并向背離所述有源區(qū)110的兩側(cè)延伸。所述第二多晶硅130覆蓋第一多晶硅120相對的兩側(cè)，并覆蓋部分所述有源區(qū)110。執(zhí)行步驟S2，參考圖4所示，有源區(qū)參數(shù)提取單元將所述有源區(qū)110中靠近所述第一多晶硅120的兩側(cè)定義為體區(qū)150；執(zhí)行步驟S3，參考圖5所示，第一多晶硅參數(shù)提取單元將所述第一多晶硅120中靠近所述有源區(qū)110的兩側(cè)定義為浮柵極(FG)160，所述浮柵極150還延伸至所述第一多晶硅120的兩側(cè)，使得同一行的浮柵極相連。并且，第二多晶硅參數(shù)提取單元所述浮柵極160上的第二多晶硅130定義為控制柵極(CG)。執(zhí)行步驟S4，參考圖6所示，第一多晶硅參數(shù)提取單元將所述體區(qū)本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種提取存儲(chǔ)單元版圖的方法，其特征在于，包括：獲取存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。

【技術(shù)特征摘要】
1.一種提取存儲(chǔ)單元版圖的方法，其特征在于，包括：獲取存儲(chǔ)單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。2.如權(quán)利要求1所述的提取存儲(chǔ)單元版圖的方法，其特征在于，所述第一多晶硅覆蓋部分所述有源區(qū)，并向背離所述有源區(qū)的兩側(cè)延伸。3.如權(quán)利要求1所述的提取存儲(chǔ)單元版圖的方法，其特征在于，所述第二多晶硅覆蓋第一多晶硅相對的兩側(cè)，并覆蓋部分所述有源區(qū)。4.如權(quán)利要求1所述的提取存儲(chǔ)單元版圖的方法，其特征在于，所述存儲(chǔ)單元的版圖還包括：位于所述有源區(qū)兩側(cè)，并與所述有源區(qū)相連的兩條位線。5.如權(quán)利要求4所述的提取存儲(chǔ)單元版圖的方法，其特征在于，所述兩條位線分別于所述控制柵晶體管的源區(qū)/漏區(qū)相連。6.如權(quán)利要求1所述的提取存儲(chǔ)單元版圖的方法，其特征在于，所述存儲(chǔ)單元的版圖還包括：位于所述第二多晶硅上的第一插塞，所述第一插塞位于所述控制柵極上。...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：曹云，于明，鄭舒靜，
申請(專利權(quán))人：上海華虹宏力半導(dǎo)體制造有限公司，
類型：發(fā)明
國別省市：上海,31